2門電路-數字電路ppt課件

1、VCC0V第二章第二章 門門 電電 路路第一節(jié)第一節(jié) 概述概述門電路：實現根本邏輯運算和復合邏輯運算的單元電路。門電路：實現根本邏輯運算和復合邏輯運算的單元電路。 門電路的兩種輸入，輸出電平：高電平、低電平。它們分別對門電路的兩種輸入，輸出電平：高電平、低電平。它們分別對應邏輯電路的應邏輯電路的1,0形狀。形狀。正邏輯：正邏輯：1代表高電平；代表高電平；0代表低電平。代表低電平。負邏輯：負邏輯：0代表代表高電平；高電平；1代表代表低電平。低電平。VCC0V高電平高電平低電平低電平IOVCC 根據制造工藝不同可分為單極型和雙極型兩大類。根據制造工藝不同可分為單極型和雙極型兩大類。門電路中晶體管均

2、任務在開關形狀。門電路中晶體管均任務在開關形狀。首先引見晶體管和場效應管的開關特性。首先引見晶體管和場效應管的開關特性。然后引見兩類門電路。然后引見兩類門電路。留意：各種門電路的任務原理，只需求普通掌握；留意：各種門電路的任務原理，只需求普通掌握； 而各種門電路的外部特性和運用是要求重點。而各種門電路的外部特性和運用是要求重點。當代門電路一切數字電路均已集成化。當代門電路一切數字電路均已集成化?！绢}【題2.1】b，【題，【題2.5】 ，【題，【題2.10】，】，【題【題2.16】，【題】，【題2.18】，【題】，【題2.19】，】，【題【題2.21】，【題】，【題2.22】?！?。第二節(jié)第二節(jié)

3、半導體二極管和三極管的開關特性半導體二極管和三極管的開關特性一、二極管的開關特性一、二極管的開關特性1.開關電路舉例開關電路舉例2.靜態(tài)特性靜態(tài)特性伏安特性伏安特性等效電路等效電路 在數字電路中重點在在數字電路中重點在判別二極管開關形狀，因判別二極管開關形狀，因此必需把特性曲線簡化。此必需把特性曲線簡化。見右側電路圖見右側電路圖有三種簡化方法：有三種簡化方法：輸入信號慢變化時的特性。輸入信號慢變化時的特性。VCCOIi21TVSiIe第第一一種種第第三三種種+- 0.5V第二種第二種VON 0.7Vitt3.動態(tài)特性動態(tài)特性 當外加電壓忽然由正向當外加電壓忽然由正向變?yōu)榉聪驎r，二極管會短時變?yōu)?/p>

4、反向時，二極管會短時間導通。間導通。tre這段時間用這段時間用tre表示，稱為表示，稱為反向恢復時間。反向恢復時間。輸入信號快變化時的特性。輸入信號快變化時的特性。DRLi 它是由于二極管正它是由于二極管正導游通時導游通時PN結兩側的多結兩側的多數載流子分散到對方構數載流子分散到對方構成電荷存儲引起的。成電荷存儲引起的。二、半導體三極管的開關特性二、半導體三極管的開關特性一雙極型三極管的開關特性一雙極型三極管的開關特性1.靜態(tài)特性靜態(tài)特性可用輸入輸出特性來描畫。可用輸入輸出特性來描畫。根本開關電路如圖：根本開關電路如圖：可用圖解法分析電路：可用圖解法分析電路：輸入特性輸入特性BEBEBiBi輸

5、出特性輸出特性BiCiCiCECEBiCiIO 條條 件件 特特 點點BE結結 BC結結截止截止導導通通放大放大飽和飽和BE VON (0.7V)Ib iBS,三極管深飽和，三極管深飽和， =VCE(sat) 0V。iB =i1 i2第四節(jié)第四節(jié) TTL門電路門電路一、一、TTL反相器的電路構造和任務原理反相器的電路構造和任務原理1961年美國德克薩斯儀器公司首先制成集成電路。英文年美國德克薩斯儀器公司首先制成集成電路。英文Integrated Circuit,簡稱簡稱IC。 集成電路的優(yōu)點：體積小、分量輕、可靠性高，功耗低。目前集成電路的優(yōu)點：體積小、分量輕、可靠性高，功耗低。目前單個集成電

6、路上已能作出數千萬個三極管，而其面積只需數十平方單個集成電路上已能作出數千萬個三極管，而其面積只需數十平方毫米。毫米。按集成度分類：按集成度分類：小規(guī)模集成電路小規(guī)模集成電路SSI: Small Scale Integration;中規(guī)模集成電路中規(guī)模集成電路MSI: Medium Scale Integration;大規(guī)模集成電路大規(guī)模集成電路LSI: Large Scale Integration;超大規(guī)模集成電路超大規(guī)模集成電路VLSI: Very Large Scale Integration,按制造工藝分類：按制造工藝分類：雙極型集成電路；雙極型集成電路；單極型集成電路；單極型集成電

7、路；我們引見我們引見TTL電路。電路。我們引見我們引見MOS電路。電路。TTL (Transistor-Transistor Logic):三極管三極管三極管邏輯電路。三極管邏輯電路。1.電路構造以電路構造以74系列非門為例系列非門為例2.任務原理任務原理輸入級輸入級中間級中間級輸出級輸出級推拉式推拉式push-pull、圖騰柱圖騰柱totem-pole輸輸出電路出電路VCC=5V,VIH=3.4V,VIL=0.2VT1導通，深飽和導通，深飽和T2,T5截止。由于截止。由于T5有漏電有漏電流，可等效為大電阻。流，可等效為大電阻。T4導通，忽略導通，忽略R2壓降，可求出壓降，可求出=3.6V=V

8、OHO =VIH:II =VIL:0.90.30.71.42.14.1?3.40.2T1的的BE結截止、結截止、BC結導通；結導通；T2、T5導通。導通。T4截止，因此截止，因此T5飽和。飽和。T2: ICS=4V/1.6K=2.5mA; iB=2.9v/4k=0.72mA =20 所以，所以，T2飽和。飽和。O=0.2V1.0二、二、TTL反相器的靜態(tài)特性反相器的靜態(tài)特性一一 電壓傳輸特性電壓傳輸特性CD段中點的輸入電壓稱為段中點的輸入電壓稱為閾值電壓，用閾值電壓，用VTH 表示。表示。B點：點： =0.6V，AB段稱為截止區(qū)；段稱為截止區(qū)；IC點：點： =1.3V，BC段稱為線性區(qū)；段稱為

9、線性區(qū)；ID點：點： =1.4V，CD段稱為轉機區(qū)；段稱為轉機區(qū)；IDE段稱為飽和區(qū)；段稱為飽和區(qū)；AB段段BC段段CD段段輸出高電平輸出高電平T2通、通、T5=未通未通T5通，且逐漸飽通，且逐漸飽和和DE段段輸出低電平輸出低電平輸入端噪聲容限輸入端噪聲容限高電平噪聲容限：高電平噪聲容限： 低電平噪聲容限：低電平噪聲容限：對于對于74系列門電路，系列門電路，VNH、VNL都不小于都不小于0.4V。VOH(min)VOL(max)VIL(max)VIH(min)2.4V0.4V0.8V2.0V(min)(min)IHOHNHVVV(max)(max)OLILNLVVV設定設定VOH(min)求求

10、出出VIL(max)設定設定VOL(max)求求出出VIH(min)二二 輸入特性輸入特性IIL稱為輸入低電平電流。稱為輸入低電平電流。IIS稱為輸入短路電流稱為輸入短路電流 =0V的輸的輸入電流。入電流。IIIH稱為輸入漏電流。稱為輸入漏電流。 輸入電壓為負時，根本輸入電壓為負時，根本是維護二極管的伏安特性。是維護二極管的伏安特性。IIH輸入為輸入為0.2V時時輸入為輸入為3.4V時時輸入為其他電壓時輸入為其他電壓時IILIIS 輸入電壓小于輸入電壓小于0.6V時，計時，計算算IIL的公式依然成立的公式依然成立(把把VIL換換為為 ，是不斷線方程。，是不斷線方程。Iii三輸入端負載特性三輸入

11、端負載特性當當 小于小于0.6V時時I當當 =1.4V時，時，T2、T5均已均已導通，導通，T1基極電位被鉗在基極電位被鉗在2.1V而而 不再隨不再隨RP添加，因添加，因 此此 也不再隨也不再隨RP添加。添加。II當當RP較小時，較小時，這是直線方程這是直線方程前往前往25例：計算圖中電阻例：計算圖中電阻RP取值范圍。知：取值范圍。知：VOH=3.4V,VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V，IIH0.04mA。解：解：當當 =VOH時，要求時，要求 VIH(min)2I1OVOH-IIHRP VIH(min)2I=VOL+ RP(VCC - VBE VO

12、L)/(R1+RP)當當 =VOL時，要求時，要求 VIL(max)2I1OVIL(max)RP 0.69KRP 35KI對于對于74系列，當系列，當RP=2K 時，時， 就到達就到達1.4V。綜合兩種情況綜合兩種情況RP應按此式選取應按此式選取式式2.4.6牢記：牢記：RP大于大于2K歐姆時，輸入等效為高電平；小于歐姆時，輸入等效為高電平；小于0.7K歐姆時，輸入等效為低電平。歐姆時，輸入等效為低電平。四輸出特性四輸出特性1.高電平輸出特性高電平輸出特性 T4飽和前，飽和前，VOH根本不隨根本不隨iL變，變，T4飽和飽和后，后，VOH將隨負載電流將隨負載電流添加線性下降，其斜率添加線性下降，

13、其斜率根本由根本由R4決議。決議。2.低電平輸出特性低電平輸出特性 受功耗限制，受功耗限制，74系列門系列門輸出高電平常最大負載電輸出高電平常最大負載電流不超越流不超越0.4mA。T5飽和，飽和，c-e間等效電間等效電阻不超越阻不超越10歐姆，因此歐姆，因此直線斜率很小。直線斜率很小。rce例：計算例：計算G1能驅動的同類門的個數。設能驅動的同類門的個數。設G1滿足：滿足：VOH=3.2V, VOL=0.2V。16解：解：N1=16/1 =16G1輸出低電平輸出低電平G1輸出高電平輸出高電平 G1輸出高電平常，輸出高電平常，最大允許輸出電流為最大允許輸出電流為0.4mA； 每個負載門輸入每個負

14、載門輸入電流為電流為IIH,不超越不超越0.04mA;故：故：N2= 0.4/0.04 =10綜合綜合N1,N2,應取應取N=10N稱為門的扇出系數。稱為門的扇出系數。每個負載門電流每個負載門電流G1門門電流電流0.2V三、三、TTL反相器的動態(tài)特性反相器的動態(tài)特性1.傳輸延遲時間傳輸延遲時間 延遲作用是由晶體管的延遲延遲作用是由晶體管的延遲時間，電阻以及寄生電容等要時間，電阻以及寄生電容等要素引起的。素引起的。 tPLH往往比往往比tPHL大。大。 經常用平均傳輸延遲時間經常用平均傳輸延遲時間tPD來表示：來表示：tPD =(tPLH +tPHL)/22.交流噪聲容限交流噪聲容限 干擾信號作

15、用干擾信號作用時間短到與時間短到與tPD相相近時的噪聲容限。近時的噪聲容限。 此時，此時，tW越小，允許的干擾越小，允許的干擾信號幅值越大。信號幅值越大。3.電源動態(tài)尖峰電流電源動態(tài)尖峰電流靜態(tài)電流：靜態(tài)電流：ICCL=iB1+iC2=(5-2.1)/4+(5-1)/1.6=3.2mAICCH =iB1=(5-0.9)/4=1mA 在動態(tài)情況下，會出現在動態(tài)情況下，會出現T4和和T5同時導通的情況，特別是輸同時導通的情況，特別是輸出由低電平跳變?yōu)楦唠娖匠?。使出由低電平跳變?yōu)楦唠娖匠?。使電源電流出現尖峰脈沖。電源電流出現尖峰脈沖。此電流最大可達此電流最大可達30多多mA.電源尖峰電流的不利影響：

16、電源尖峰電流的不利影響：1.使電源平均電流添加；使電源平均電流添加；2.經過電源線和地線產生內經過電源線和地線產生內部噪聲。部噪聲。四、其他類型的四、其他類型的TTL門電路門電路一其他邏輯功能的門電路一其他邏輯功能的門電路1.與非門與非門 T1為多發(fā)射極管?？傻葹槎喟l(fā)射極管?？傻刃閮蓚€三極管。效為兩個三極管。其任務原理可從兩方面分析：其任務原理可從兩方面分析：(2) 輸入有低時，輸出高電平。輸入有低時，輸出高電平。 此時此時A,B兩端并聯(lián)，兩端并聯(lián)，T1成為成為一個三極管，結論成立。一個三極管，結論成立。(1) 輸入全高時，輸出低電平。輸入全高時，輸出低電平。 設設A端輸入端輸入0.2V，那

17、么，那么TI基極電位為基極電位為0.9V,此時無論此時無論B端端形狀如何，都不會影響形狀如何，都不會影響T1基極基極電位。因此輸出為高電平。電位。因此輸出為高電平。0.2V0.9V 假設輸入全懸空，輸出假設輸入全懸空，輸出為低電平。因此輸入懸空等為低電平。因此輸入懸空等效為輸入高電平。效為輸入高電平。2.或非門或非門 或非門的原理可從兩方或非門的原理可從兩方面分析：面分析：(1)輸入全低，輸出為高輸入全低，輸出為高 A端為低電平，使端為低電平，使T2截止；截止； B端為低電平，使端為低電平，使 截止；截止； 2T從而使從而使T5截止，輸出為高電平。截止，輸出為高電平。(2)輸入有高，輸出為低輸

18、入有高，輸出為低 假設假設A端為高電平，使端為高電平，使T2導通，此時無論導通，此時無論 為何形狀，為何形狀，都不會使都不會使T2截止。因此截止。因此T5一定導通，使輸出為低電平。一定導通，使輸出為低電平。2T3.與或非門與或非門 在或非門的根在或非門的根底上，添加與輸入底上，添加與輸入端，從而實現與或端，從而實現與或非邏輯。非邏輯。Y= AB + CD4.異或門異或門 紅框中的電路控制紅框中的電路控制T7的形狀。因此，當的形狀。因此，當T7截止時，電路就是以截止時，電路就是以A,B為輸入的與非門。為輸入的與非門。 A,B兩輸入端的高電平兩輸入端的高電平分別經過分別經過T5和和T4使使T7截截

19、止。止。 闡明輸入闡明輸入A,B有高電平，有高電平，就按與非門分析；就按與非門分析；當當A,B全低時，全低時，T4,T5全全截止，使截止，使T7導通，輸出導通，輸出低電平。低電平。0011110111100100ABBABA 從右表可得出該電路為異從右表可得出該電路為異或門?；蜷T。二集電極開路門電路二集電極開路門電路(OC)Open Collector Gate 目的：將門的輸出端并聯(lián)，實現線與：目的：將門的輸出端并聯(lián)，實現線與：Z= AB CD 普通普通TTL門輸出端并門輸出端并聯(lián)時，將產生過大的輸出聯(lián)時，將產生過大的輸出電流導致器件損壞。電流導致器件損壞。(此此電流可達電流可達30多毫安。

20、多毫安。電路原理：電路原理：RL邏輯符號邏輯符號運用時需外接電阻運用時需外接電阻RL。當輸入有低電平使當輸入有低電平使T5截止時，只需很截止時，只需很小的漏電流流入門小的漏電流流入門里的里的T5的集電極。的集電極。可以為此時門的輸可以為此時門的輸出端處于高阻形狀。出端處于高阻形狀。電阻可接到其電阻可接到其他電源，用他電源，用 表示。如表示。如SN7407可接可接30V電壓電壓CCV 很容易驗證這是一個很容易驗證這是一個二輸入端與非門。二輸入端與非門。負載電阻負載電阻RL的計算的計算圖中電阻圖中電阻RL以下連線稱為總線。以下連線稱為總線。 這是用集電極開路門連成總這是用集電極開路門連成總線構造的

21、典型電路。其中負載電線構造的典型電路。其中負載電阻阻RL只需用一個即可。只需用一個即可?？偩€電位用總線電位用 表示。表示。o分分 =VOH和和 VOL兩種情況討論：兩種情況討論：oo總線。其電位總線。其電位 ，矩形框表示線與矩形框表示線與o當當 VOH時時oIOHIOHIOHIIHIIHIIHIRLIRL= nIOH+mIIHminOHLRLCCOVRIVIHOHOHCCLmInIVVRmin用上式求出用上式求出RL的最大值。的最大值。當當 總線為低電平總線為低電平VOL時：時：IR LILVOLmIILIL= IRL+ ILMmIILLOLCCRLRVVImaxILLMOLCCLImIVVR

22、max由上式求出由上式求出RL的最小值。的最小值。 RL在求出的范圍內取值。取在求出的范圍內取值。取值偏大會降低任務速度；取值偏值偏大會降低任務速度；取值偏小會添加電源功耗。小會添加電源功耗。 為提高速度，就必需堅持輸出高電平常的低內阻特性。為提高速度，就必需堅持輸出高電平常的低內阻特性。從而引出三態(tài)輸出門從而引出三態(tài)輸出門(TS)。只需一個門輸只需一個門輸出低電平是最出低電平是最不利情況。不利情況。三三態(tài)輸出門電路三三態(tài)輸出門電路TSThree-State Output GateEN為使能端，高電平有效。為使能端，高電平有效。EN為高電平常為高電平常:假設假設A,B都為高電平：都為高電平：

23、二極管二極管D截止，對電路無截止，對電路無影響，輸出為低電平；影響，輸出為低電平；假設假設A,B中有低電平：中有低電平： T2,T5截止，二極管截止，二極管D導導通通,T4基極電位被鉗在基極電位被鉗在4.3V，T4導通，輸出高電平，但電導通，輸出高電平，但電位為位為2.9V。3.6V4.3V2.9VEN為低電平常為低電平常: T5截止；截止；T4基極電位被鉗在基極電位被鉗在1V,因此，因此，T4截止。從而輸出端出現高阻形狀。截止。從而輸出端出現高阻形狀。如如EN端只需一個非門，那么為低電平有效。端只需一個非門，那么為低電平有效。0.3V在總線傳輸方面的運用如圖。在總線傳輸方面的運用如圖。接成總

24、線方式時，在接成總線方式時，在n個個EN端中，每次最多只能有一個有效。端中，每次最多只能有一個有效。雙向總線雙向總線多余輸入端如何處置：多余輸入端如何處置：以與非門為例，以與非門為例，欲實現欲實現Y=AB=A 方法有方法有2方法方法1：應使：應使B=1，途徑：，途徑：1.接高電平；接高電平；2.接接VCC；3.懸空；懸空；4.接大電阻，大于接大電阻，大于2K歐姆；歐姆；5.與與A端并聯(lián)。端并聯(lián)。假設為或非門，情況那么不同。假設為或非門，情況那么不同。方法方法2：B=A四、四、TTL電路的改良系列電路的改良系列一一74H系列系列 除了除了74系列外，系列外，TTL電路還有電路還有74H、74S、

25、74LS、74AS和和74ALS等系列。等系列。又稱為高速系列。又稱為高速系列。 各改良系列都圍繞提高速各改良系列都圍繞提高速度和降低功耗兩點進展。減度和降低功耗兩點進展。減小電阻值可提高速度，但是小電阻值可提高速度，但是會明顯添加功耗。會明顯添加功耗。 可見其各電阻值明顯小于可見其各電阻值明顯小于74系列。加上采用了復合管系列。加上采用了復合管T3、T4，因此速度明顯提高。但功耗增大更明顯。，因此速度明顯提高。但功耗增大更明顯。可參考表可參考表2.4.1。二二74S系列系列又稱為肖特基系列。又稱為肖特基系列。與與74H系列比，有系列比，有兩點改良：兩點改良：1.運用肖特基勢壘二極管運用肖特基

26、勢壘二極管 (Schottkey Barrer Diode)簡稱簡稱SBD;2.采用有源泄放電路。采用有源泄放電路。SBD特點：導通壓降特點：導通壓降0.40.5V；無電荷存儲；工藝與無電荷存儲；工藝與TTL兼容。兼容。 運用運用SBD后，三極管不會進入深飽和形狀，從而提高速度；后，三極管不會進入深飽和形狀，從而提高速度；有源泄放電路有源泄放電路 T6和和RB,RC構成有源泄構成有源泄放電路。其作用有二：提放電路。其作用有二：提高速度；改善電壓傳輸特高速度；改善電壓傳輸特性。性。 當當T2,T5由截止轉由截止轉入導通時，入導通時，T5早于早于T6導導通，加速通，加速T5導通；縮短導通；縮短tP

27、HL。 當當T2,T5由導通轉入截止時，由導通轉入截止時，處于飽和的處于飽和的T6為為T5基極提供反基極提供反向泄放電流，加速向泄放電流，加速T5截止?？s截止?？s短短tPLH。有源泄放電路還改善了電壓傳輸有源泄放電路還改善了電壓傳輸特性，由于有了特性，由于有了T6后，后，T2不再不再先于先于T5導通。導通。 由于由于T5 淺飽和，使輸出低電平偏高，最大可達淺飽和，使輸出低電平偏高，最大可達0.5V。三三74LS系列系列特點：特點：添加電阻值以減添加電阻值以減小功耗；小功耗；運用運用SBD以提高速度；以提高速度；采用有源泄放電路以提高采用有源泄放電路以提高速度；速度；將將T1改為改為SBD與門以

28、提與門以提高速度；高速度；添加添加D3,D4以提高速度。以提高速度。缺陷：缺陷： 傳輸特性曲線轉機區(qū)左移使閾值電壓傳輸特性曲線轉機區(qū)左移使閾值電壓VTH降為降為1.1V左右；左右； 與與74S系列類似，系列類似， 輸出低電平偏高，最大可達輸出低電平偏高，最大可達0.5V。第六節(jié)第六節(jié) CMOS門電路門電路一、反相器非門一、反相器非門一任務原理一任務原理N溝道管開啟電壓溝道管開啟電壓VGS(th)N記為記為VTN;P溝道管開啟電壓溝道管開啟電壓VGS(th)P記為記為VTP;要求滿足要求滿足VDD VTN+|VTP|;輸入低電平為輸入低電平為0V；高電平為；高電平為VDD;1輸入為低電平輸入為低

29、電平0V時；時；2輸入為高電平輸入為高電平VDD時；時；T1截止；截止；T2導通。導通。iD = 0， =0V;O輸入與輸出間是邏輯非關系。輸入與輸出間是邏輯非關系。Complementary-Symmetry MOS .互補對稱式互補對稱式MOS電路。電路。要求兩管特性要求兩管特性完全一樣完全一樣T2截止；截止；T1導通。導通。iD = 0， =VDD;O 特點：靜態(tài)功耗近似為特點：靜態(tài)功耗近似為0；電；電源電壓可在很寬的范圍內選取。源電壓可在很寬的范圍內選取。 在正常任務形狀，在正常任務形狀，T1與與T2輪番導通，即所謂互補形狀。輪番導通，即所謂互補形狀。CC4000系列系列CMOS電路的

30、電路的VDD可在可在318V之間選取。之間選取。二靜態(tài)特性二靜態(tài)特性1.電壓傳輸特電壓傳輸特性性VVT2截止，截止，T1導通導通T1截止，截止，T2導通導通T1，T2都導通都導通閾值電壓閾值電壓轉機區(qū)變化率轉機區(qū)變化率大，特性更接大，特性更接近理想開關。近理想開關。 閾值電壓為閾值電壓為VDD 的一半，特性對的一半，特性對稱，因此輸入端噪聲容限較大。稱，因此輸入端噪聲容限較大。CC4000系列系列CMOS電路的噪聲容限為：電路的噪聲容限為：允許輸出電壓變化百分之十允許輸出電壓變化百分之十VNH=VNL=30%VDD特點：特點：2.電流傳輸特性電流傳輸特性A當當T1,T2都導通都導通時，時，iD

31、不為不為0；輸入電壓為輸入電壓為VDD/2時，時，iD較較大，因此不應使大，因此不應使其長期任務在其長期任務在BC段。段。 在動態(tài)情況下，電路的形狀會經過在動態(tài)情況下，電路的形狀會經過BC段，使動態(tài)功耗不為段，使動態(tài)功耗不為0；而且輸入信號頻率越高，動態(tài)功耗也越大；假設有負載電容，動而且輸入信號頻率越高，動態(tài)功耗也越大；假設有負載電容，動態(tài)功耗也會添加，這也成為限制電路扇出系數的主要要素。態(tài)功耗也會添加，這也成為限制電路扇出系數的主要要素。3.輸入特性輸入特性 由于由于MOS管柵極絕管柵極絕緣，輸入電流恒為緣，輸入電流恒為0，但但CMOS門輸入端接有門輸入端接有維護電路，從而輸入電維護電路，從

32、而輸入電流不為流不為0。AiII 由曲線可看出，輸由曲線可看出，輸入電壓在入電壓在0VDD間變間變化時，輸入電流為化時，輸入電流為0；當輸入電壓大于當輸入電壓大于VDD時，二極管時，二極管D1導通；導通；當輸入電壓小于當輸入電壓小于0V時，時，二極管二極管D2導通。導通。二極管二極管D2和和電阻電阻RS串聯(lián)串聯(lián)電路的特性電路的特性二極管二極管D1的特的特性性4 .輸出特性輸出特性(1) 輸出低電平輸出低電平DSDi0VDD添加相當添加相當于于T2的的VGS添添加加 T2任務在可變電阻區(qū)，有較小任務在可變電阻區(qū)，有較小的導通電阻，當負載電流添加時，的導通電阻，當負載電流添加時，該電阻上的壓降將緩

33、慢添加。該電阻上的壓降將緩慢添加。 對于對于CC4000系列門電路，當系列門電路，當VDD=5V時，時，IOL的最大值為的最大值為0.51mA；而在；而在74HC系列中，該值系列中，該值為為4mA。(2) 輸出高電平輸出高電平DSDSDi00IOHVDDVOHVOH= + VDDDS 與輸出低電平類似，此時與輸出低電平類似，此時T1任務在可變電阻區(qū)；當負載任務在可變電阻區(qū)；當負載電流添加時，電流添加時，T1的的VDS加，導加，導致輸出下降。致輸出下降。 此時，此時，IOH的最大值，的最大值，與輸出低電平常一樣。與輸出低電平常一樣。三動態(tài)特性三動態(tài)特性1.傳輸延遲時間傳輸延遲時間(1) MOS管

34、在開關過程中無電荷存儲，有利于縮短延遲時間；管在開關過程中無電荷存儲，有利于縮短延遲時間； (2) MOS管的導通電阻比管的導通電阻比TTL電路大的多，所以其內部電容電路大的多，所以其內部電容和負載電容對傳輸延遲時間的影響非常顯著。導通電阻受和負載電容對傳輸延遲時間的影響非常顯著。導通電阻受VDD影響，所以，影響，所以，VDD也影響傳輸延遲時間；也影響傳輸延遲時間； (3)C MOS門的輸入電容比門的輸入電容比TTL電路大的多，因此負載個數電路大的多，因此負載個數越多，延遲時間越大；越多，延遲時間越大；CMOS門的扇出系數就是受傳輸延遲時門的扇出系數就是受傳輸延遲時間和下面要引見的動態(tài)功耗等動

35、態(tài)特性限制的。間和下面要引見的動態(tài)功耗等動態(tài)特性限制的。2. 交流噪聲容限交流噪聲容限3.動態(tài)功耗動態(tài)功耗 與與TTL電路類似，當噪聲電壓作用時電路類似，當噪聲電壓作用時間間tW小于電路的傳輸延遲時間時，輸入小于電路的傳輸延遲時間時，輸入噪聲容限噪聲容限VNA將隨將隨tW減少而明顯增大。減少而明顯增大。 傳輸延遲時間與電傳輸延遲時間與電源電壓和負載電容有源電壓和負載電容有關，因此關，因此VDD和和CL都都對交流噪聲容限有影對交流噪聲容限有影響。響。 動態(tài)情況下，動態(tài)情況下，T1,T2會短時同時導通，產生附會短時同時導通，產生附加功耗，其值隨輸入信號頻率添加而添加。加功耗，其值隨輸入信號頻率添加

36、而添加。定量估算可得動態(tài)功耗定量估算可得動態(tài)功耗PC的公式：的公式：PC=CLfV2DD負載電容經負載電容經T1、T2充、放電，也會產生功耗。充、放電，也會產生功耗。二、其他類型的二、其他類型的CMOS門電路門電路1.與非門與非門特點：特點：N溝道管串聯(lián)、溝道管串聯(lián)、P溝道管并聯(lián)；溝道管并聯(lián)； 設：設：MOS管的導通電阻為管的導通電阻為RON、門電路的輸出電阻為門電路的輸出電阻為RO。輸出電阻隨輸入形狀變化。輸出電阻隨輸入形狀變化。運用帶緩沖級的門電路運用帶緩沖級的門電路可以抑制上述缺陷?？梢砸种粕鲜鋈毕荨?.或非門或非門特點：特點：P溝道管串聯(lián)、溝道管串聯(lián)、N溝道管并聯(lián)；溝道管并聯(lián)；2RON

37、 RON/211RON R0N01RON RON10RON/2 2R0N00RO與非與非) RO或非或非BA輸出高電平偏低輸出高電平偏低輸出低輸出低電平偏電平偏高高此外，輸入形狀還會影響這兩個門的電壓傳輸特性。此外，輸入形狀還會影響這兩個門的電壓傳輸特性。一其他邏輯功能的一其他邏輯功能的CMOS門電路門電路二帶緩沖級的二帶緩沖級的CMOS門電路門電路1.與非門：與非門：Y= AB = A + B = A + B 2.或非門或非門Y = A + B = A B = A B特點：輸出電阻恒為特點：輸出電阻恒為RON；輸出電平；輸出電平和電壓傳輸特性都不受輸入形狀影響。和電壓傳輸特性都不受輸入形狀影

38、響。三漏極開路門電路三漏極開路門電路OD 普通普通CMOS門不能接門不能接成線與方式。成線與方式。 OD門輸出端只是一門輸出端只是一個個N溝道管，因此可以按溝道管，因此可以按OC門的方法連成總線方門的方法連成總線方式。式。特點：特點：VDD1和和VDD2可取不同值；可取不同值； 允許灌入電流較大。如：允許灌入電流較大。如： CC40107在在VOLRTG 那那么么OIC=0時，傳輸門截止；時，傳輸門截止；C=1,傳輸門導通。傳輸門導通。IOIOCVGS(th)PVGS(th)NVDD0VIN溝道管導通溝道管導通P溝道管導通溝道管導通分析原理。先分析只需一個管時的情況：分析原理。先分析只需一個管

39、時的情況：單管任務的缺陷是：單管任務的缺陷是：1.有死區(qū)；有死區(qū)；2.導通電阻隨輸入電壓導通電阻隨輸入電壓變化很大。變化很大。采用雙管可抑制這些缺陷。采用雙管可抑制這些缺陷。2.模擬開關模擬開關將電壓傳輸系數定義如下：將電壓傳輸系數定義如下：KTG= =OITGLLRRR 采用改良電路的采用改良電路的CMOS四模擬開關四模擬開關CC4066在在VDD=15V時，時，RTG值不大于值不大于240。而且在。而且在 變化時，變化時，RTG根本堅持不變。根本堅持不變。I 目前，某些精細目前，某些精細CMOS模擬開關的導通電阻已降低到模擬開關的導通電阻已降低到20 以下。以下。OI五三態(tài)輸五三態(tài)輸出的出的CMOS門門電路電路三、改良的三、改良的CMOS門電路門電路1.高速高速CMOS電路電路 CMOS電路的優(yōu)點是低功耗、高抗干擾才干。缺陷是速電路的