第二章雙極型邏輯集成電路

1、第二章 雙極型邏輯集成電路電流控制源學(xué)習(xí)要求v掌握集成晶體管和分立式晶體管的區(qū)別？v集成晶體管中的寄生效應(yīng)v隔離工藝v晶體管-晶體管邏輯（TTL）電路v發(fā)射極耦合邏輯（ECL）電路v思考題復(fù)習(xí)v二極管的工作特性PN結(jié)的形成正向偏置的PN結(jié)反向特性PN結(jié)的特性雙極型晶體管雙極型晶體管剖面圖、結(jié)構(gòu)和邏輯符號雙極型晶體管以電子和空穴為載流子（bipoly，雙極型），而且由載流子中的少數(shù)載流子決定器件的性能。以控制電流來達到放大、開關(guān)特性的電流控制器件分為三個區(qū)三極管結(jié)構(gòu)模型三極管的工作是靠改變兩個PN結(jié)的工作狀態(tài)來完成的載流子輸運過程示意圖圖中，藍色表示電子流，白色表示空穴流反向工作狀態(tài)晶體管的輸入

2、特性v與 p-n 結(jié)的正向特性相似共發(fā)射極v當VCE增加時，由于基區(qū)寬度減小，注入到基區(qū)中的少數(shù)載流子的復(fù)合減少，故IB減少共基極v在同樣的VBE下，VCE越大，IE越大三極管伏安特性反向工作特性反向工作特性正向工作特性正向工作特性IB=0Cut-off三極管工作狀態(tài)總結(jié)工作狀態(tài)發(fā)射結(jié)集電結(jié)工作區(qū)正向活躍狀態(tài)正偏反偏正向工作區(qū)反向活躍狀態(tài)反偏正偏反向工作區(qū)關(guān)閉狀態(tài)反偏反偏截止區(qū)飽和狀態(tài)正偏正偏飽和區(qū)三極管放大電路這是邏輯電路設(shè)計中常用的工作狀態(tài)0VBCVBE飽和區(qū)（正偏）（反偏）（反偏）（正偏）反向工作區(qū)截止區(qū)正向工作區(qū)晶體管處于放大區(qū)的三個必要條件v發(fā)射結(jié)正偏，結(jié)電阻很小，即輸入電阻很小v集

3、電結(jié)反偏，結(jié)電阻很大，即輸出電阻很大v有一定的放大倍數(shù)（13），F(xiàn)=IC/IB集成晶體管邏輯電路發(fā)展狀況v從直接耦合晶體管邏輯（DCTL）、RTL、DTLv廣泛應(yīng)用飽和型邏輯集成電路：TTLvSTTL和LSTTL以及ASTTL和ALSTTLv繼承注入邏輯（I2L）v發(fā)射極耦合（ECL）電路非飽和邏輯集成電路 以TI公司6070年代末推出54/74系列TTL電路為例子54 軍用74 民用 邏輯電路和邏輯表達式進行邏輯運算和變換的電路稱為邏輯電路門電路是基本單元（與非門）2.1 雙極型邏輯集成電路中的寄生效應(yīng)雙極型n-p-n的橫向擴散的集成npn晶體管n+掩埋層n+ P基區(qū)n+p+隔離區(qū)p+n+p

4、+隔離區(qū)np-襯底nn+掩埋層vinvout最高電位最低電位（1）2.1.1集成晶體管與分立晶體管的區(qū)別端電流關(guān)系式：IE=IB+IC+ISN+PNN+pNPNPNPE(N+)B(E-P)C(B-N)S(C-P)EBCS2.1.2理想本征集成雙極型晶體管 埃伯斯埃伯斯-莫爾（莫爾（EM）模型（）模型（1954年年Ebers和和Moll提提出來）出來） 電流電壓關(guān)系：電流電壓關(guān)系： F F、R R分別是分別是NPNNPN管正、反向運用時的共基極短路電流管正、反向運用時的共基極短路電流增益增益 SFSF、SRSR分別是分別是PNPPNP管正、反向運用時的共基極短路電流管正、反向運用時的共基極短路電

5、流增益增益 Vt=KT/q（等效熱電壓）波爾茲曼常數(shù)、絕對溫度、電子（等效熱電壓）波爾茲曼常數(shù)、絕對溫度、電子電荷量電荷量11110111101tSCtBCtBEVVSSVVCEVVESSFRSSFFSRRFRSCBEeIeIeIIIIIEM模型參數(shù)說明 參數(shù)參數(shù)F F、R R 、 SF SF 、 SRSR由雜質(zhì)濃度、結(jié)由雜質(zhì)濃度、結(jié)深和工藝參數(shù)決定深和工藝參數(shù)決定 V Vt t是由兩個物理常數(shù)和溫度的函數(shù)決定，屬是由兩個物理常數(shù)和溫度的函數(shù)決定，屬于環(huán)境變量。室溫下，于環(huán)境變量。室溫下，V Vt t26mV26mV I IESES、I ICSCS、I ISSSS分別表示基分別表示基- -射飽

6、和泄漏電流、射飽和泄漏電流、基基- -集飽和泄漏電流和傳輸飽和電流集飽和泄漏電流和傳輸飽和電流（1）集成雙極晶體管的有源寄生效應(yīng) 簡化EM模型： PN結(jié)正偏工作時，VF0，（eVF/Vt-1）eVF/Vt PN界反偏時，VRVT=1.4V 縮短了開關(guān)門時間，提高電路的速度 初導(dǎo)通時，T2管射極電流IE2全部流入T5基極，加速T5飽和；當T6管導(dǎo)通，起分流作用，減輕了T5管的飽和深度，加快了T5管導(dǎo)通速度 截止初期，T2管截止，T6管提供T5管存儲電荷的低阻通道，提高了T5管截止速度 改善了電路的溫度特性2.2.3六管單元與非門的電壓傳輸特性 直流分析 電壓傳輸特性 靜態(tài)參數(shù) 瞬態(tài)特性4k1k1

7、003k5002502.4 TTL電路的改進結(jié)構(gòu) TTL電路是晶體管電路是晶體管-晶體管邏輯電路的英文縮寫晶體管邏輯電路的英文縮寫（Transister-Transister-Logic ），是數(shù)字集成電），是數(shù)字集成電路的一大門類。它采用雙極型工藝制造，具有高速路的一大門類。它采用雙極型工藝制造，具有高速度低功耗和品種多等特點。度低功耗和品種多等特點。 從六十年代開發(fā)成功從六十年代開發(fā)成功第一代產(chǎn)品以來現(xiàn)有以下幾代產(chǎn)品。第一代產(chǎn)品以來現(xiàn)有以下幾代產(chǎn)品。 第一代第一代TTL包括包括SN54/74系列，（其中系列，（其中54系列工作溫度為系列工作溫度為-55+125，74系列工作溫度為系列工作溫

8、度為0+75) ，低功，低功耗系列簡稱耗系列簡稱LTTL，高速系列簡稱，高速系列簡稱HTTL。 第二代第二代TTL包括包括肖特基箝位肖特基箝位系列（系列（STTL)和低功耗肖特基和低功耗肖特基系列（系列（LSTTL）。）。 第三代為采用等平面工藝制造的先進的第三代為采用等平面工藝制造的先進的STTL(ASTTL)和和先進的低功耗先進的低功耗STTL（ALSTTL）。由于）。由于LSTTL和和ALSTTL的電路延時功耗積較小，的電路延時功耗積較小，STTL和和ASTTL速度很速度很快，因此獲得了廣泛的應(yīng)用。快，因此獲得了廣泛的應(yīng)用。SBD（Schottky Barrier Diode） 工作原理

9、：利用金屬和半導(dǎo)體接觸時由于兩者的功函數(shù)不同，工作原理：利用金屬和半導(dǎo)體接觸時由于兩者的功函數(shù)不同，而會產(chǎn)生一個靜電勢壘差，這個勢壘差決定了而會產(chǎn)生一個靜電勢壘差，這個勢壘差決定了SBD的電壓的電壓電流關(guān)系類似于電流關(guān)系類似于PN結(jié)的整流特性結(jié)的整流特性 I=IDSexp(V/Vt)-1 I=IS(exp(V/T-1) 與與PN結(jié)差別如下：結(jié)差別如下： 反向飽和電流大反向飽和電流大 正向?qū)▔航敌≌驅(qū)▔航敌?電阻高電阻高 多子導(dǎo)電器件，沒有儲存效應(yīng)，響應(yīng)速度快多子導(dǎo)電器件，沒有儲存效應(yīng)，響應(yīng)速度快 材料：材料： Pt鉑、鉑、Mo鉬、鉬、W鎢、鎢、AL鋁等鋁等 PtSiTi/WAL多層金屬薄

10、膜系統(tǒng)多層金屬薄膜系統(tǒng)陰極（外延層）陽極（金屬）肖特基二極管圖肖特基鉗位晶體管（SCT） Schottky Catching Transistor（SCT） 由圖可知：由圖可知：SCT制作工藝完全兼容制作工藝完全兼容TTL （圖（圖2-14） SBD使使SCT的基極的基極-集電極之間電壓集電極之間電壓VBC鉗位鉗位在在SBD的導(dǎo)通電壓的導(dǎo)通電壓 工作特點：工作特點： 正向工作區(qū)或截止區(qū)正向工作區(qū)或截止區(qū) 反向工作區(qū)或飽和區(qū)反向工作區(qū)或飽和區(qū) 縮小存儲時間縮小存儲時間 降低降低VCES 問題：問題： 飽和壓降較高，反向漏電流大飽和壓降較高，反向漏電流大BCE 符號圖肖特基晶體管的剖面圖見書19頁

11、圖2-140VBCVBE飽和區(qū)（正偏）（反偏）（反偏）（正偏）反向工作區(qū)截止區(qū)正向工作區(qū)SCT等效電路圖STTL電路采用了這樣的結(jié)構(gòu)延遲時間小降到了3ns，功率：19mWLSTTL，延遲時間：9.5ns功率：2mWSBD鉗位晶體管（SCT） 平面結(jié)構(gòu)圖 橫截面圖 電路符號圖 等效電路圖 電特性2.2.4 STTL和LSTTL電路 六管單元六管單元STTL與非門電路（如圖與非門電路（如圖2-15） 采用采用SBD鉗位晶體管的六管單元與非門電路（用鉗位晶體管的六管單元與非門電路（用SCT代代替了除不會進入飽和狀態(tài)的替了除不會進入飽和狀態(tài)的T4管外所有晶體管）管外所有晶體管） STTL電路的特點（優(yōu)

12、、缺點）：電路的特點（優(yōu)、缺點）： 在輸入端用在輸入端用SBD鉗位，消除負壓沖擊鉗位，消除負壓沖擊 T1管減小高電平輸入電流。管減小高電平輸入電流。T1管工作在反向飽和區(qū)，所以管工作在反向飽和區(qū)，所以SBD限制了反向工作時限制了反向工作時“發(fā)射結(jié)發(fā)射結(jié)”的偏置電壓的偏置電壓l電路的抗干擾能力下降了。因為電路的抗干擾能力下降了。因為VCES1提高了，提高了，T2管的基極電壓管的基極電壓=輸入電壓輸入電壓+VCES1，所以門檻電平降低了。，所以門檻電平降低了。lT5管由于管由于SBD鉗位，集電結(jié)電壓降下降。導(dǎo)致輸出低電平電壓上鉗位，集電結(jié)電壓降下降。導(dǎo)致輸出低電平電壓上升。升。l輸出電壓的上升沿和

13、下降沿都很陡，會產(chǎn)生嚴重的傳輸反射干擾輸出電壓的上升沿和下降沿都很陡，會產(chǎn)生嚴重的傳輸反射干擾低功耗肖特基TTL（LSTTL） 電路如圖電路如圖2-16 采用肖特基勢壘二極管代替多發(fā)射極晶體管作為輸入管采用肖特基勢壘二極管代替多發(fā)射極晶體管作為輸入管 將將T4管的基極泄放電阻管的基極泄放電阻R4由接地改為接輸出端由接地改為接輸出端Vo，并加上，并加上SBD管管D5、D6 特點：特點： 采用高阻值電阻使功耗下降為標準采用高阻值電阻使功耗下降為標準TTL門的門的1/5左右左右 改用以改用以SBD為輸入管的為輸入管的DTL電路。高電平輸入電流小、速度快、擊電路。高電平輸入電流小、速度快、擊穿電壓高穿

14、電壓高 對對R4的改動使得通過的改動使得通過R4的電流變小，所以電路功耗下降，同時提高的電流變小，所以電路功耗下降，同時提高了高電平輸出時的電流了高電平輸出時的電流 增加增加D5、D6使電路的速度提高。使電路的速度提高。D5在電路導(dǎo)通的瞬間反抽在電路導(dǎo)通的瞬間反抽T4管基管基區(qū)的存儲電荷；區(qū)的存儲電荷；D5、D6在輸出端高電平轉(zhuǎn)低電平時導(dǎo)通加速在輸出端高電平轉(zhuǎn)低電平時導(dǎo)通加速T5管的管的導(dǎo)通導(dǎo)通n 低電平噪聲容限下降低電平噪聲容限下降LSTTL電路的結(jié)構(gòu) 分為三部分（見圖分為三部分（見圖2-16）：輸入級、分相級（驅(qū)動級）、輸）：輸入級、分相級（驅(qū)動級）、輸出級出級 工作狀態(tài)：工作狀態(tài)： 低電

15、平輸入時，低電平輸入時，T2、T5、T6截止，輸出高電平截止，輸出高電平 高電平輸入時，高電平輸入時，D3、D4截止，截止，T2、T5、T6導(dǎo)通，導(dǎo)通，T3、T4截止，輸截止，輸出低電平出低電平 輸入級的特點輸入級的特點 輸入擊穿電壓提高輸入擊穿電壓提高 提高了電路的速度提高了電路的速度 避免了高電平輸入漏電流（電路輸入阻抗、扇出能力提高）避免了高電平輸入漏電流（電路輸入阻抗、扇出能力提高） 更有效地限制了反向過沖現(xiàn)象更有效地限制了反向過沖現(xiàn)象 輸出級的特點輸出級的特點 降低了截止功耗，增加了扇出系數(shù)降低了截止功耗，增加了扇出系數(shù) 加快下降沿的速度，減小了內(nèi)部噪聲加快下降沿的速度，減小了內(nèi)部噪

16、聲 閾值電壓下降，使低電平噪聲容限下降閾值電壓下降，使低電平噪聲容限下降三級放大結(jié)構(gòu)的LSTTL 電路結(jié)構(gòu)見圖電路結(jié)構(gòu)見圖2-19 輸入端上升沿時輸入端上升沿時 D8管提供過驅(qū)動電流管提供過驅(qū)動電流 T2管導(dǎo)通后，管導(dǎo)通后，D8管截止管截止 輸入端下降沿時輸入端下降沿時 T2管基區(qū)的超量存儲電荷通過管基區(qū)的超量存儲電荷通過D2、D4泄放泄放 降低了降低了tpd5.5ns2.2.5 ASTTL和ALSTTL電路 采用介質(zhì)隔離等平面工藝（見圖采用介質(zhì)隔離等平面工藝（見圖2-20），最），最大限度地減少了晶體管的面積大限度地減少了晶體管的面積 等平面：氧化層與硅表面幾乎一樣平等平面：氧化層與硅表面幾

17、乎一樣平 在在Si3N4與與SiO2層采用光刻刻出空處，用層采用光刻刻出空處，用O2氧化氧化此處，形成等平面（利用此處，形成等平面（利用Si3N4與與SiO2在氧化速在氧化速度上不同制成）度上不同制成） 采用低能離子注入技術(shù)形成基區(qū)，再采用淺采用低能離子注入技術(shù)形成基區(qū)，再采用淺結(jié)砷擴散工藝形成發(fā)射區(qū)，減少基區(qū)寬度結(jié)砷擴散工藝形成發(fā)射區(qū)，減少基區(qū)寬度 新電路設(shè)計技術(shù)提高電路的性能新電路設(shè)計技術(shù)提高電路的性能 2427頁頁2.2.6 FAST電路 FAST（采用等平面工藝（采用等平面工藝II制造）制造） 在光刻后，先在空白處的襯底刻一個凹槽，再在在光刻后，先在空白處的襯底刻一個凹槽，再在此處氧化

18、（氧化層幾乎埋入襯底）此處氧化（氧化層幾乎埋入襯底） 晶體管的晶體管的fT達到達到5GHz 電路上采用三級結(jié)構(gòu)基本門電路上采用三級結(jié)構(gòu)基本門 延遲時間：延遲時間：2ns 功耗：功耗：4mW2.2.7 簡化邏輯門 分為三類：輸入門、內(nèi)部門和輸出門 輸入門：輸入阻抗高、抗干擾能力強 輸出門：負載能力強 內(nèi)部門：數(shù)量大、功耗小、電路簡單2.2.5 LSTTL門電路的邏輯擴展 實際的需要 按輸出結(jié)構(gòu)的不同分： 基本門 集電極開路（OC）門 三態(tài)（3S）門（1）基本門 （2）OC門 “線與”狀態(tài)時，造成邏輯混亂、甚至燒壞T5管 結(jié)構(gòu)：把標準系列與非門中的高電平輸出驅(qū)動級去掉，直接由輸出管T5的集電極輸出

19、。輸出端用導(dǎo)線接在一起，接到一個公共的上拉電阻上，實現(xiàn)“線與” 缺點：速度慢、負載能力差與非門VCC與非門與非門實現(xiàn)“線與”功能Y=ABCD =AB+CD（3）三態(tài)邏輯（TSL）門 TSL：third state logic gate輸出狀態(tài)：高電平、低電平和禁止態(tài)（高阻態(tài)）控制信號可在控制信號可在E EN N處加入，也可在處加入，也可在 處處加入：加入：E EN N0 0， 1 1，則，則C=0C=0，v vB1B1=0.7V=0.7V，v vc2c20.7V0.7Vv vB4B4v vc2c20.7V0.7V，T T4 4截止（截止（T T4 4導(dǎo)通的電位導(dǎo)通的電位v vB4B41.4V1

20、.4V）v vB1B1=0.7V=0.7V，T T5 5截止，輸出端截止，輸出端Y Y為高阻狀態(tài)。為高阻狀態(tài)。E EN N1 1， 0 0，C=1C=1，對與非門另兩，對與非門另兩個個A A、B B輸入端無影響，為正常的與非門電路輸入端無影響，為正常的與非門電路。當當A AB B1 1，則，則T T2 2、T T5 5導(dǎo)通，導(dǎo)通，v vc2c21.0V1.0V（前已分析）。二極管前已分析）。二極管D D處于反相截止狀態(tài)（處于反相截止狀態(tài)（因為其陽極電壓因為其陽極電壓v vc2c21.0V1.0V，小于陰極，小于陰極C C點電點電位位v vIHIH=3.6V=3.6V），在電路中不起作用。），在

21、電路中不起作用。若若A A、B B中有一個為中有一個為0 0，則，則T T2 2、T T5 5截止，由截止，由于于v vc2c2v vIHIH0.70.74.3V4.3V，足夠保證，足夠保證T T4 4導(dǎo)通。導(dǎo)通。即當即當E EN N1 1（ 0 0），二極管），二極管D D在電路在電路中不起作用，電路保持完整的與非門邏輯功中不起作用，電路保持完整的與非門邏輯功能。能。C 發(fā)射極耦合邏輯（Emitter Coupled Logic）電路（非飽和型電路） 速度高（延遲時間：0.7ns），但功耗偏大（50mW） 其內(nèi)部的晶體管工作在非線性區(qū)或截止區(qū)，從根本上消除了限制速度提高的少數(shù)載流子的“存儲時

22、間”（1）ECL電路的工作原理 ECL原理門電路 倒相器電路（如圖2-32） 差分對管組成 Vin為輸入信號；VBB為某一固定參考電壓（-1.3伏） VC1和VC2作為輸出電壓 VBE1=Vin-VBB+VBE2 工作原理：單輸入-雙端輸出的差分放大器 當輸入端接低電平-1.7伏時，T1管截至，T2管導(dǎo)通（線性放大區(qū)）。VC2=VCC-IC2RC2 當輸入端節(jié)高電平-0.9伏時，T1管導(dǎo)通（線性放大區(qū)），T2管截至。VC1=VCC-IC1RC1， 發(fā)射極耦合電流開關(guān) 電流型邏輯（CML）電路 inoutVIH（-0.9伏）VIL（-1.7伏）VOVOL（-0.98伏）VOH（0伏）工作原理 或

23、非門電路（見圖2-33）：輸入部分（核心）、輸出級、參考電源 輸入部分，同上面的分析 得到“或”和“或非”功能：VC2具有“或”功能，VC1具有“或非”功能（公共集電極為或非輸出端，定偏管的集電極為或輸出端） 下拉電阻R克服“低頻浮空”效應(yīng)，不用的輸入端可以開路 輸出部分：避免下一級T1管進入飽和區(qū)，放大輸出電流。解決前后級互相耦合問題并增加負載能力。 見圖中輸出端有電平移位 開路輸出形式（省略RO1、RO2） 計算輸出電壓，假定T1-4，TBB，導(dǎo)通時VBE=0.8V，T6、T7在輸出高電平時，VBE=0.87V，輸出低電平時VBE=0.8V 保持輸出相位不變，邏輯關(guān)系不變 電流放大，提高負載能力，擴大邏輯功能工作原理 參考電源（見圖2-33） ECL電路的邏輯振幅小，抗干擾能力低 VBB的特點：小于VOH，大于VOL在兩者中間 定義高、低電平的幅度：V