嵌入式課設(shè)基于ARM的輸入輸出顯示系統(tǒng)

1、大連科技學(xué)院嵌入式系統(tǒng)設(shè)計與開發(fā)課程設(shè)計題目基于ARM勺輸入輸出顯示系統(tǒng)學(xué)生姓名專業(yè)班級計算機(jī)08-2指導(dǎo)教師王影姜志明職稱高工副教授所在單位信息科學(xué)系計算機(jī)教研室教學(xué)部主任孫輝課程設(shè)計報告單學(xué)號姓名專業(yè)班級計算機(jī)08-2考核項目評分備注1平時工作態(tài)度及遵守紀(jì)律情況（10分）2掌握基本理論、關(guān)鍵知識、基本技能的程度和閱讀參考資料的水平（10分）3獨立工作能力、綜合運用所學(xué)知識分析和解決問題能力及實際工作能力提高的程度（20分）4完成課程設(shè)計說明書及軟件的情況與水平（小組分工情況、規(guī)范性、整潔清楚、敘述完整性、思路清晰程度、工作量及實際運行情況和創(chuàng)新性）（60分）總評成績（優(yōu)、良、中、及格、不及

2、格）綜合評定:指導(dǎo)教師簽字:2011年12月22日嵌入式系統(tǒng)設(shè)計與開發(fā)課程設(shè)計任務(wù)書一、課程設(shè)計任務(wù)及要求：任務(wù)：選擇以下一個設(shè)計項目進(jìn)行課程設(shè)計：嵌入式系統(tǒng)實驗平臺簡介、Linux的安裝和基本操作實驗、交叉編譯環(huán)境的建立和bootloader的使用、多線程應(yīng)用程序設(shè)計、A/D接口實驗、Qtopia2.1.1在2410-S上的移植、無線通訊實驗，除此之外，學(xué)生可自行選擇課題進(jìn)行設(shè)計（課題必須經(jīng)指導(dǎo)教師審題后合格），對于大型項目可進(jìn)行團(tuán)隊開發(fā)，但應(yīng)制定詳細(xì)的項目分工說明。完成從需求分析、系統(tǒng)設(shè)計、系統(tǒng)實現(xiàn)，軟件測試的全過程。要求：（1）培養(yǎng)學(xué)生查閱參考資料、手冊的自學(xué)能力，通過獨立思考深入鉆研問

3、題，學(xué)會自己分析、解決問題。（2）通過對所選題目方案分析比較，確立方案，編制程序與調(diào)試程序，掌握嵌入式系統(tǒng)的設(shè)計方法。（3）能夠完成團(tuán)隊分工合作，在教師的指導(dǎo)下，完成課題任務(wù)。（4）根據(jù)個人的設(shè)計調(diào)試過程，撰寫設(shè)計報告。寫出不少于3000字的課程設(shè)計說明書。其正文一般有如下幾個方面的內(nèi)容：需求分析、概要設(shè)計、詳細(xì)設(shè)計、調(diào)試分析、運行界面（附主要代碼）、測試結(jié)果、附錄或參考資料。二、工作量3周（15個工作日）時間三、計劃安排第1個工作日第3個工作日：查閱相關(guān)資料、書籍，閱讀示例文檔，選擇題目。第4個工作日第5個工作日：確定題目，進(jìn)行結(jié)構(gòu)設(shè)計、模塊設(shè)計。第6個工作日第11個工作日：完成硬件的連接和

4、程序的編碼，并且進(jìn)行調(diào)試、測試。第12個工作日第14個工作日：進(jìn)行課程設(shè)計報告的撰寫。第15個工作日：上交課程設(shè)計報告，由教師檢查軟件測試效果、檢查課程設(shè)計報告，給出學(xué)生成績。指導(dǎo)教師簽字：2011年11月28日大連科技學(xué)院L1 需求分析0.1.1 設(shè)計目的和意義Q.1.2 設(shè)計任務(wù)要求0.1.3 原理結(jié)構(gòu)及分析Q.2概要設(shè)計1.3詳細(xì)設(shè)計2.4編碼3.5調(diào)試分析5.6測試結(jié)果及運行效果6.6.1 電源電路6.6.2 晶體振蕩器電路6.6.3 復(fù)位電路77.6.4 存儲模塊7.6.5 JTAG接口電路9.6.6 輸入/輸出電路107系統(tǒng)開發(fā)所用到的技術(shù)1.1參考文獻(xiàn)12.課程設(shè)計實踐總結(jié)13附

5、錄14.1 需求分析1.1 設(shè)計目的和意義設(shè)計出基于ARM勺輸入輸出顯示系統(tǒng)。將輸入的信號送入主控芯片，經(jīng)處理后送到顯示系統(tǒng)顯示。1.2 設(shè)計任務(wù)要求設(shè)計幾個輸入端口如鍵盤、按鍵、溫度采集、壓力采集等將所采集信號送入主控芯片，經(jīng)過處理后送到顯示系統(tǒng)顯示。根據(jù)設(shè)計題目的要求，選擇確定ARMS片型號、信號采集芯片型號，完成系統(tǒng)硬件設(shè)計和程序設(shè)計。1.3 原理結(jié)構(gòu)及分析ARM1小系統(tǒng)是由保證微處理器可靠工作所必須的基本電路組成的。S3c4510B勺最小系統(tǒng)由S3C4510B電源電路、晶體振蕩器電路、復(fù)位電路和JTAG®口電路組成。在系統(tǒng)ARM奠塊主要負(fù)責(zé)系統(tǒng)控制部分，其硬件體系結(jié)構(gòu)靈活、接

6、口豐富。核心包括嵌入式ARMCPUM必需的SDRAMIFlash等器件，通過表貼封裝的雙排插針將各信號線及控制線引出。這樣，只需要設(shè)計不同的擴(kuò)展板即可實現(xiàn)不同的系統(tǒng)功能，節(jié)約了開發(fā)成本并提高了平臺的靈活性。嵌入式系統(tǒng)硬件平臺結(jié)構(gòu)主要分為2大部分：一部分為系統(tǒng)主板，為基于ARM勺最小系統(tǒng)，包括ARMCPUFlash、SDRAM串口、鍵盤等最基本部分；另一部分為系統(tǒng)擴(kuò)展板，提供了用于完成各個不同硬件的功能模塊。2 概要設(shè)計設(shè)計幾個輸入端口如鍵盤、按鍵、溫度采集、壓力采集等將所采集信號送入主控芯片，經(jīng)過處理后送到顯示系統(tǒng)顯示。根據(jù)設(shè)計題目的要求，選擇確定ARMS片型號、信號采集芯片型號，完成系統(tǒng)硬件

7、設(shè)計和程序設(shè)計。ARMK入式系統(tǒng)的大致開發(fā)流程是：先在PC機(jī)上編寫程序源代碼；由ARM勺交叉編譯器編譯、鏈接生成一個目標(biāo)文件；然后將目標(biāo)文件轉(zhuǎn)化成可以下載到目標(biāo)機(jī)運行的二進(jìn)制代碼，在目標(biāo)機(jī)上調(diào)試運行；最終將調(diào)試成功的二進(jìn)制文件固化在目標(biāo)機(jī)中。這一系列過程中，最關(guān)鍵的步驟就是在PC機(jī)上調(diào)試在目標(biāo)機(jī)上運行的程序。這就需要采用遠(yuǎn)程調(diào)試的方式，即在PC機(jī)上運行調(diào)試器軟件，被調(diào)試程序在目標(biāo)機(jī)上運行。本文描述了這樣一個遠(yuǎn)程調(diào)試系統(tǒng)：利用USB比量傳輸?shù)目煽啃?，將遠(yuǎn)程調(diào)試協(xié)議EmRDI的報文封裝在US吸據(jù)包中；協(xié)議轉(zhuǎn)換器EmJTAG1根據(jù)接收到的US琳據(jù)包中的協(xié)議信息，轉(zhuǎn)換成適當(dāng)?shù)腏TAG言號來控制和調(diào)試A

8、RMK。協(xié)議轉(zhuǎn)換器EmJTAST公司的ST72651芯片外加一片接口驅(qū)動芯片74LVC24俅實現(xiàn)。ST72651內(nèi)部集成了USB1塊和數(shù)據(jù)傳輸協(xié)處理器部件（DTC）,通過對DTC的編程來產(chǎn)生控制ARMS的邊界掃描序列，以產(chǎn)生相應(yīng)的JTAG言號。文章最終實現(xiàn)了PC機(jī)對ARMS的目標(biāo)機(jī)的調(diào)試功能：PC機(jī)的調(diào)試器軟件可以下載程序至目標(biāo)機(jī)，實時控制目標(biāo)機(jī)上代碼的單步/全速運行或停止，以及設(shè)置斷點和觀察點、讀寫寄存器/存儲器等。1系統(tǒng)組成及原理如圖1所示，整個調(diào)試系統(tǒng)包括三部分：PC機(jī)（調(diào)試器）、協(xié)議轉(zhuǎn)換器（EmJTAG以及目標(biāo)板（基于ARM核）。調(diào)試的目的是實現(xiàn)在PC機(jī)上控制目標(biāo)板單步或全速運行，并可

9、以實時地察看或修改寄存器及存儲器的值。系統(tǒng)設(shè)計實現(xiàn)了一個遠(yuǎn)程調(diào)試協(xié)議EmRD,I它采用點對點的連接方式，以請求響應(yīng)的方式進(jìn)行交互。調(diào)試請求由PC機(jī)上的調(diào)試器軟件發(fā)出，經(jīng)由USB總線傳輸至協(xié)議轉(zhuǎn)換器EmJTAGEmJTA解讀該協(xié)議請求，在執(zhí)行相應(yīng)的操作之后，以USBt據(jù)包的形式發(fā)送回PCa（即響應(yīng)過程）0EmRD幀、議定義了如下一些調(diào)試請求：讀/寫核寄存器、讀/寫存儲器、設(shè)置/清除硬件斷點、設(shè)置/清除軟件斷點、設(shè)置/清除數(shù)據(jù)觀察點、復(fù)位、停止運行、全速/單步運行和返回處理器狀態(tài)/設(shè)備標(biāo)識符。經(jīng)驗證，這些請求的組合，可以實現(xiàn)PC機(jī)對目標(biāo)機(jī)上ARMK的調(diào)試和5f$制功能。EmRD協(xié)議請求格式（16字

10、節(jié)）如下：命令前導(dǎo)字節(jié)。3詳細(xì)設(shè)計ARMR小系統(tǒng)是由保證微處理器可靠工作所必須的基本電路組成的。S3c4510B勺最小系統(tǒng)由S3C4510B電源電路、晶體振蕩器電路、復(fù)位電路和JTAG®口電路組成。在系統(tǒng)ARM奠塊主要負(fù)責(zé)系統(tǒng)控制部分，其硬件體系結(jié)構(gòu)靈活、接口豐富。核心包括嵌入式ARMCPUM必需的SDRA廊Flash等器件，通過表貼封裝的雙排插針將各信號線及控制線引出。這樣，只需要設(shè)計不同的擴(kuò)展板即可實現(xiàn)不同的系統(tǒng)功能，節(jié)約了開發(fā)成本并提高了平臺的靈活性。嵌入式系統(tǒng)硬件平臺結(jié)構(gòu)主要分為2大部分：一部分為系統(tǒng)主板，為基于ARM勺最小系統(tǒng)，包括ARMCPUFlash、SDRAM串口、鍵

11、盤等最基本部分；另一部分為系統(tǒng)擴(kuò)展板，提供了用于完成各個不同硬件的功能模塊。電源電路輸入電壓5V,經(jīng)過變換給嵌入式微處理器提供3.3V的電壓晶振電路10MHzt源晶振經(jīng)過倍頻分別為ARMS提供166MHz勺時鐘頻率微處理器ARM-CPU系統(tǒng)的工作和控制中心Flash存放嵌入式操作系統(tǒng)、用戶應(yīng)用程序或其他在系統(tǒng)掉電后需要保存的數(shù)據(jù)SDRAM系統(tǒng)代碼的運場所串口系統(tǒng)與其他應(yīng)用系統(tǒng)的短距離雙向串行通信JTAG通過接口可對系統(tǒng)進(jìn)行調(diào)試、編程等圖3-1設(shè)計大綱圖0x3FF50000x3FF5008(*(volatile unsigned *)0x03FF5000)(*(volatile unsigned

12、 *)0x03FF5008)；定義 IO 口模式寄存器IO 口數(shù)據(jù)寄存器ARM初始化匯編語言部分：IOPMODEQUIOPDATAEQUIMPORTMainAREAInit,CODE,READONLYENTRYLDRR0,=0x3FF0000LDRR1,=0xE7FFFF80STRR1,R0LDRSP,=0x3FE1000LDRR0,=0X3FF5000LDRR1,=0X000002A8STRR1,R0BLMainB.ENDC語言部分：幾個主要的子函數(shù)。#include"typDef.h"#defineIOPMOD#defineIOPDATA/*定義子函數(shù)如下*/;配置SY

13、SCFG,片內(nèi)4Kcache,4KSRAM；SP指向SRAM的尾地址，堆棧向下生成；設(shè)置IO3，IO5，IO7，IO9為輸出模式voidclr_lcd_rst(void)IOPDATA&=0XFDFF;清零復(fù)位引腳voidset_lcd_rst(void)IOPDATA|=0X0200;置位復(fù)位引腳voidclr_lcd_sclk(void)IOPDATA&=0XFFF7;時鐘端置低voidset_lcd_sclk(void)IOPDATA|=0X0008;時鐘端置高voidclr_lcd_sid(void)IOPDATA&=0XFF7F;voidset_lcd_sid

14、(void)IOPDATA|=0X0080;voidclr_lcd_cs(void)IOPDATA&=0XFFDF;清零使能端voidset_lcd_cs(void)IOPDATA|=0X0020;置位使能端使 led0 亮使 led1 亮使 led0 滅voidprint_led_p0(void)IOPDATA|=0X0001;voidprint_led_p1(void)IOPDATA|=0X0002;voidoff_led_p0(void)IOPDATA&=0XFFFE;/*lcd初始化部分*/voidInit_lcd(void)set_lcd_rst();清除顯示顯示狀態(tài)

15、設(shè)置設(shè)置為 8 位控制接口delay(4);write_lcd(0,0x01);delay(4);write_lcd(0,0x0c);delay(4);write_lcd(0,0x30);delay(4);5 調(diào)試分析系統(tǒng)程序是在AR泌司的集成開發(fā)環(huán)境ADS1.2中完成開發(fā)與調(diào)試。軟件設(shè)計，是基于嵌入式系統(tǒng)程序設(shè)計的前后臺設(shè)計思想（即傳統(tǒng)的主函數(shù)加中斷的程序設(shè)計思想），整個系統(tǒng)的運行是在一個while（1）加上若干個中斷服務(wù)程序。中斷部分主要是完成2ms的精確定時和SPI的定時發(fā)送的功能。在整個while（1）里面完成了按鍵檢測和AD值與重量量綱的轉(zhuǎn)化和將所需要顯示的數(shù)轉(zhuǎn)換為BC則的功能。初始

16、化TAP控制器TAP控制器的基本功能是產(chǎn)生時鐘信號和控制信號。它包括一個帶有16個狀態(tài)的有限狀態(tài)機(jī)：TestLogicReset狀態(tài)、RunTest/Idle狀態(tài)、SelectDRScan狀態(tài)、SelectIRScan狀態(tài)、CaptureDR狀態(tài)、ShiftDR狀態(tài)、ExitIDR狀態(tài)、PauseDR狀態(tài)、Exit2DR狀態(tài)、UpdateDR狀態(tài)、CaptureIR狀態(tài)、ShiftIR狀態(tài)、ExitllR狀態(tài)、PauseIR狀態(tài)、Exit2IR狀態(tài)和UpdateIR狀態(tài)。初始化TAP空制器的目的是使TAP空制器進(jìn)入SelectDRScan狀態(tài)。無論當(dāng)前TAP控制器處于什么狀態(tài)，只要在TM勃1時

17、產(chǎn)生5個TCK信號,TAP空制器就進(jìn)入TestLogicReset狀態(tài)。因此，使TAP控制器進(jìn)入SelectDRScan狀態(tài)的步驟為：首先使TMS1,產(chǎn)生5個TCKB號，使TAP空制器進(jìn)入TestLogicReset狀態(tài)；然后使TMS»0,產(chǎn)生1個TCK言號，使TAP控制器進(jìn)入RunTest/Idle狀態(tài)；最后使TM效1,產(chǎn)生1個TCKW號，使TAP空制器進(jìn)入SelectDRScan狀態(tài)。6測試結(jié)果及運行效果6.1電源電路6.2 晶體振蕩器電路晶振電路用于向CPU及其它電路提供工作時鐘。為了獲得穩(wěn)定的運行環(huán)境，將S3c4510由勺CLKSELS為高電平，即外部時鐘輸入直接作為系統(tǒng)時鐘

18、。根據(jù)S3c4510B的最高工作頻率選擇50MHzI勺有源晶振，不同常用的無源晶振，有源晶振的接法略有不。有源晶振的4腳接3.3V電源，1腳懸空，2腳接地，3腳為晶振的輸出，晶振的輸出端接一個小電阻（22歐姆），對時鐘信號去尖峰。該電路用于向S3c4510ER其他電路提供工作時鐘。鑒于有源晶體振蕩器在工作可靠性和精度上都要優(yōu)于無源晶體振蕩器，故在系統(tǒng)中使用了有源晶體振蕩器。根據(jù)S3c4510B勺最高工彳頻率及PLL電路的工作方式，選才?10MHzI勺有源晶體振蕩器，其頻率經(jīng)過S3c4510時部PLL電路倍頻后，最高可達(dá)50MHz內(nèi)部PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的

19、外部時鐘信號獲得較高的工作頻率。晶振電路如圖所示。6.3 復(fù)位電路復(fù)位電路可由簡單的RC電路構(gòu)成，也可使用其它的相對復(fù)雜，但功能更完善的電路。該電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)運行時用戶的按鍵復(fù)位功能，有助于用戶調(diào)6.4 存儲模塊1、FLASH目前市面上主要有兩種類型的FLASKS片，即NORFlash和NANDFlashIntel公司1988年提出了NORFlash芯片技術(shù)，NORFlash接口簡單，使用獨立的地址和數(shù)據(jù)線，具有快速的隨機(jī)訪問速度，但由于其結(jié)構(gòu)限制，通常在小容量時才肯有明顯的成本優(yōu)勢，嵌入式系統(tǒng)中通常使用NORFlash來存儲容量較小的程序的啟動代碼。本平臺使用SST39VF

20、160Flash存儲器，SST39VF16配16M位的Flash存儲器。工作電壓為2.7V3.6V,采用48腳TSOP寸裝或48腳FBGA寸裝，16位數(shù)據(jù)寬度，可以以8位（字節(jié)模式）或16位（字模式）數(shù)據(jù)寬度的萬式工作。SST39VF160I需3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內(nèi)部的命令寄存器寫入標(biāo)準(zhǔn)的命令序列，可對Flash進(jìn)行編程、整片擦除、按扇區(qū)擦除以及其它操作。本設(shè)計中與FLASH!接的弓I腳為ADDR210、XDATA310、nRCS0nOEnWBE0nRESFTFlash存儲器在系統(tǒng)中通常用于存放程序代碼，系統(tǒng)上電或復(fù)位后從此獲取指令并開始執(zhí)行，因此，應(yīng)將存有程序代碼

21、的Flash存儲器配置到ROM/SRAM/FlashBank0即將S3c4510B勺nRCS<0>（Pin75）®至SST39VF160勺CE窗。注意，此時應(yīng)將S3c4510B勺B0SIZE1:0置為“10”，選擇ROM/SRAM/FlashBankCfc16位工作方式。2、SDRAM系統(tǒng)設(shè)計中S3C4510BWSDRAM!接的弓I腳為ADDR210、XDATA310、nSDCS0nDWEnSDRASnSDCASnWBE0nWBE1SDCLKCKES3c4510BJ持16位或32位的SDRAM在S3c4510Efr,可以通過寄存器設(shè)置，改變?nèi)我淮鎯ζ鹘M在編址空間里的地址映

22、射。SDRA睡非線性結(jié)構(gòu)的存儲器，通過行、列地址尋址，內(nèi)部采用組加陣列的尋址方式尋址zuim.-n-二 E_招 n 罰二'. | _ _ _ _ 1 . » I I a I ， T La ：ut-ll:>lllalE 注0-lEliv硒西.鬼潞穹夢瑟宴2溫蜀眼” g凌x圖6-4 儲存電路圖圖6-5儲存電路圖6.5 JTAG接口電路JTAG（JointTestActionGroup一聯(lián)合測試行動小組）是一種國際標(biāo)準(zhǔn)測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進(jìn)行仿真、調(diào)試，JTAG技術(shù)是一種嵌入式測試技術(shù)。通過JTAG接口可對芯片內(nèi)部的所有部件進(jìn)行訪問，是開發(fā)調(diào)試嵌入式系統(tǒng)的一

23、種簡潔高效的手段。它有2種連接標(biāo)準(zhǔn)，即14針接口和20針接口。此處選擇14針接口的標(biāo)準(zhǔn)6-6JTAG接口電路圖6.6 輸入/輸出電路S3c4510鼠供了18個通用輸入/輸出接口（簡稱為GPIQ,其中部分GPIO口還可以通過寄存器配置為其他功能。通過寄存器，可以設(shè)置GPIO口為輸入或輸出模式，在輸出模式下還可以設(shè)置輸出電平的高低。GPIO口811是多功能口，可作為普通GPIO口使用，也可以作為外部中斷的輸入引腳，通過寄存器IOPCOI®行設(shè)置，按鍵電路連接在處理器的GPIO口811,可用作外部中斷輸入。處理器的輸入輸出口可以通過連接串并轉(zhuǎn)換芯片來實現(xiàn)對數(shù)碼管等的控制，從而實現(xiàn)顯示輸出的

24、功能。7系統(tǒng)開發(fā)所用到的技術(shù)S3c4510更SAMSUNG司生產(chǎn)的基于ARM7TDM6RISC微處理器，主頻可達(dá)50MHz液晶顯示是嵌入式系統(tǒng)中反映系統(tǒng)輸入/輸出的人機(jī)交互界面，液晶顯示以其微功耗、體積小、顯示內(nèi)容豐富、模塊化，接口電路簡單等諸多優(yōu)點得到廣泛應(yīng)用。利用S3C4510B的通用I/O口來控制液晶顯示屏的軟硬件方法，實現(xiàn)了與LCD控制模塊一樣的功能。本文介紹基于S3c4510醛ARM散處理器的輸入輸出顯示系統(tǒng)的構(gòu)建，并給出系統(tǒng)外圍相關(guān)器件的選型。利用S3c4510由勺通用I/O口，采用串行方式控制液晶模塊顯示的方法。并給出了S3C4510BTLCD模塊的硬件連接圖和顯示程序的部分原代

25、碼本系統(tǒng)就是以ASP為開發(fā)平臺，以DreamweaverMX2004為開發(fā)工具，MicrosoftSQLServer為后臺數(shù)據(jù)庫的新聞發(fā)布系統(tǒng)，該系統(tǒng)充分解決了系統(tǒng)交互性問題（用戶可以對所瀏覽的新聞進(jìn)行評論，評論的內(nèi)容會放入數(shù)據(jù)庫中，管理員在后臺查看評論并給出回復(fù)。），在新聞發(fā)布模塊使用了完整的插件進(jìn)行新聞發(fā)布，能以網(wǎng)頁的形式發(fā)布也可以以文本形式發(fā)布；發(fā)布前可以進(jìn)行預(yù)覽；支持Flash動畫播放和各種圖片的發(fā)布；新聞可以直接從本地鏈接中導(dǎo)入也可以從網(wǎng)絡(luò)上轉(zhuǎn)載。參考文獻(xiàn)1 周立功等.深入淺出ARM：7LPC213X/214X上冊.北京航空航天大學(xué)出版社.2005.62 華成英,童詩白等.模擬電子技

26、術(shù)基礎(chǔ)（第四版）.高等教育出版社.2006.13 日鈴木雅臣編著.晶體管電路設(shè)計（上）.北京：科學(xué)出版社,2004.94 譚浩強(qiáng),C程序設(shè)計M,清華大學(xué)出版社5 韓亞萍編著.ProtelDXP基礎(chǔ)教程.北京：清華大學(xué)出版社,2005.56 張瑞，王祖麟.基于LPC2131的失重秤配料系統(tǒng)設(shè)計.自動化技術(shù)與應(yīng)用，2007（6）7 ARM&Linux嵌入式系統(tǒng)教程北京航空航天大學(xué)出版社8 C程序設(shè)計（第三版）清華大學(xué)出版社9 鳥哥的私房菜（第二版）人民郵電出版社課程設(shè)計實踐總結(jié)本次設(shè)計設(shè)計的系統(tǒng)具有內(nèi)容廣泛的特點。通過本次課程設(shè)計，使我對ARM勺掌握和理解，鞏固了我在嵌入式系統(tǒng)開發(fā)技術(shù)課程

27、中所學(xué)的基本理論知識和實驗技能，使我對嵌入式系統(tǒng)開發(fā)技術(shù)課程有了更深入的了解進(jìn)一步激發(fā)了我對所學(xué)專業(yè)學(xué)習(xí)的興趣。在設(shè)計的過程和設(shè)計說明書的撰寫過程中，老師給予了我熱心的幫助和大力的支持，給我提了諸多的寶貴意見，拓寬了我的思路。在此我向老師致以崇高的敬意和衷心的感謝！在我的學(xué)習(xí)過程中，衷心的謝謝老師給予我耐心的指導(dǎo)和幫助。我在此對各位老師表示誠摯的感謝！附錄ARM初始化匯編語言部分：IOPMODEQU0x3FF5000；定義IO口模式寄存器IOPDATAEQU0x3FF5008；定義IO口數(shù)據(jù)寄存器IMPORTMainAREAInit,CODE,READONLYENTRYLDRR0,=0x3FF0000LDRR1,=0xE7FFFF80STRR1,R0LDRSP,=0x3FE1