模擬電子組合邏輯電路

1、 組合邏輯電路組合邏輯電路數(shù)字電子技術(shù)第十二講 組合邏輯電路組合邏輯電路第第 6 章組合邏輯電路章組合邏輯電路 譯碼器譯碼器編碼器編碼器小小 結(jié)結(jié) 組合邏輯電路組合邏輯電路主要要求：主要要求： 理解編碼的概念。理解編碼的概念。 理解常用編碼器的類型、邏輯功能和使用方法。理解常用編碼器的類型、邏輯功能和使用方法。6.3編碼器編碼器 組合邏輯電路組合邏輯電路一、編碼器的概念與類型一、編碼器的概念與類型 編碼編碼 將具有特定含義的信息編將具有特定含義的信息編成相應(yīng)二進制代碼的過程。成相應(yīng)二進制代碼的過程。 實現(xiàn)編碼功能的電路實現(xiàn)編碼功能的電路 編碼器編碼器 二進制編碼器二進制編碼器 二二- -十進制

2、編碼器十進制編碼器 優(yōu)先編碼器優(yōu)先編碼器 編碼器編碼器( (即即Encoder) ) 被編被編信號信號 二進制二進制代碼代碼 編編碼碼器器 組合邏輯電路組合邏輯電路I1I2I3I4I5I6I7Y0Y1Y23 位二進制位二進制編碼器編碼器用用 n 位二進制數(shù)碼對位二進制數(shù)碼對 2n 個個輸入信號進行編碼的電路。輸入信號進行編碼的電路。 二、二進制編碼器二、二進制編碼器由圖可寫出編碼器由圖可寫出編碼器的輸出邏輯函數(shù)為的輸出邏輯函數(shù)為由上式可列出真值表為由上式可列出真值表為原原碼碼輸輸出出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不畫省略不畫 8

3、 個需要編碼個需要編碼的輸入信號的輸入信號輸出輸出 3 位位二進制碼二進制碼I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入被編信號高電平有效。被編信號高電平有效。 8 線線 3 線編碼線編碼器器 組合邏輯電路組合邏輯電路I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 碼編碼器碼編碼器三、二十進制編碼器三、二十進制編碼器將將 0 9 十個十十個十

4、進制數(shù)轉(zhuǎn)換為二進制進制數(shù)轉(zhuǎn)換為二進制代碼的電路。又稱代碼的電路。又稱十十進制編碼器進制編碼器。 I0省略不畫省略不畫輸出輸出 4 位位二進制代碼二進制代碼原碼輸出原碼輸出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸出輸入輸入10 線線 4 線編碼器線

5、編碼器被編信號被編信號高電平有效高電平有效 組合邏輯電路組合邏輯電路為何要使用為何要使用優(yōu)先編碼器？優(yōu)先編碼器？四、優(yōu)先編碼器四、優(yōu)先編碼器 ( (即即 Priority Encoder) ) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入允許同時輸入數(shù)個編碼信號，并只對其中允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權(quán)最高的信號進行編碼輸出的電路。優(yōu)先權(quán)最高的信號進行編碼輸出的電路。 普通編碼器在任普通編

6、碼器在任何時刻只允許一個輸何時刻只允許一個輸入端請求編碼，否則入端請求編碼，否則輸出發(fā)生混亂。輸出發(fā)生混亂。 組合邏輯電路組合邏輯電路CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十進制優(yōu)先編碼器十進制優(yōu)先編碼器 CT74LS147I9 = 1，I8 = 0 時時，不論不論 I0 I7 為為 0 還是還是 1，電路只，電路只對對 I8 進行編進行編碼，輸出反碼碼，輸出反碼 0111。反碼輸出反碼輸出被編信號輸入，被編信號輸入，( (省省略了略了 I0) )，低電平有效。，低電平有效。0111111111110101111111110001111111101

7、101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入 I9 = 0 時時，不論其他，不論其他 Ii 為為 0 還是還是 1，電路只，電路只對對 I9 進行編進行編碼碼，輸出，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為為反碼，其原碼為 1001。111010011001111111111111無編碼請求無編碼請求Y3Y2Y1Y0=1111依依次次類類推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號優(yōu)先級別從高到被編信號優(yōu)先

8、級別從高到低依次為低依次為 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。 組合邏輯電路組合邏輯電路主要要求：主要要求： 理解譯碼的概念。理解譯碼的概念。 掌握二進制譯碼器掌握二進制譯碼器 CT74LS138 的的邏輯功能和邏輯功能和使用方法。使用方法。 6.4譯碼器譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握掌握用二進制譯碼器實現(xiàn)組合邏輯電路用二進制譯碼器實現(xiàn)組合邏輯電路的方法。的方法。 組合邏輯電路組合邏輯電路一、譯碼的概念與類型一、譯碼的概念與類型 譯碼譯碼是是編碼編碼的逆過程。的逆過程。 將表示特定意義信息的將表示特定意義

9、信息的二進制代碼翻譯出來。二進制代碼翻譯出來。 實現(xiàn)譯碼功能的電路實現(xiàn)譯碼功能的電路 譯碼器譯碼器 二進制譯碼器二進制譯碼器 二二 - - 十進制譯碼器十進制譯碼器 數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器 譯碼器譯碼器( (即即 Decoder) ) 二進制二進制代碼代碼 與輸入代與輸入代碼對應(yīng)的碼對應(yīng)的特定信息特定信息 譯譯碼碼器器 組合邏輯電路組合邏輯電路二、二進制譯碼器二、二進制譯碼器 將輸入二進制代碼譯將輸入二進制代碼譯成相應(yīng)輸出信號的電路。成相應(yīng)輸出信號的電路。 n 位位二進制二進制代碼代碼 2n 位位譯碼譯碼輸出輸出二進制二進制譯碼器譯碼器 譯碼輸出譯碼輸出10001101000100101

10、0000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出高電平有效譯碼輸出高電平有效譯碼輸出譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出低電平有效譯碼輸出低電平有效2-4 線譯碼器電路與工作原理演示線譯碼器電路與工作原理演示 組合邏輯電路組合邏輯電路 ( 一一 ) 3 線線 8 線譯碼器線譯碼器 CT74LS138 簡介簡介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖邏輯功能示意圖 ( (一一) ) 3 線線 8 線線譯碼器譯碼器 CT7

11、4LS138 簡介簡介 3 位位二二進制碼進制碼輸入端輸入端8 個個譯碼輸出端譯碼輸出端低電平有效。低電平有效。使能端使能端 STA 高電平有效，高電平有效， STB、STC 低低電平有效，即當電平有效，即當 STA = 1， STB = STC = 0 時時譯碼譯碼，否則禁止譯碼。，否則禁止譯碼。實實物物圖圖片片 組合邏輯電路組合邏輯電路01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y

12、4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸出輸入輸入CT74LS138 真值表真值表允許譯碼器工作允許譯碼器工作禁止禁止譯碼譯碼 Y7 Y0 由輸入二進制碼由輸入二進制碼 A2、A1、A0 的取值決定。的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A

13、0=m1二進制譯碼器能譯出輸入變量二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。器，也稱全譯碼器。其輸出端能提其輸出端能提供輸入變量的全部最小項。供輸入變量的全部最小項。 組合邏輯電路組合邏輯電路 ( 二二 ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù)用二進制譯碼器實現(xiàn)組合邏輯函數(shù) ( (二二) ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù)用二進制譯碼器實現(xiàn)組合邏輯函數(shù)由于由于二進制譯碼器的輸出端能提供輸入變量的全二進制譯碼器的輸出端能提供輸入變量的全部最小項，而任何組合邏輯函數(shù)都可以變換為最小項部最小項，而任何組合邏輯函數(shù)都可以變換為最小項之和之和的標準

14、式，因此的標準式，因此用二進制譯碼器和門電路可實現(xiàn)用二進制譯碼器和門電路可實現(xiàn)任何組合邏輯函數(shù)。任何組合邏輯函數(shù)。當譯碼器輸出當譯碼器輸出低電平有效時，多低電平有效時，多選用與非門；選用與非門；譯碼器輸出譯碼器輸出高電平有效時，多選用或門。高電平有效時，多選用或門。 組合邏輯電路組合邏輯電路由于有由于有 A、B、C 三個變量三個變量，故選用故選用 3 線線 - - 8 線線譯碼器。譯碼器。 解：解： ( (1) ) 根據(jù)邏輯函數(shù)選擇譯碼器根據(jù)邏輯函數(shù)選擇譯碼器 例例 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)試用譯碼器和門電路實現(xiàn)邏輯函數(shù)CCABCBAY 選用選用 3 線線 - - 8 線線譯碼器譯碼器

15、CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 將函數(shù)式變換為標準與將函數(shù)式變換為標準與 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根據(jù)譯碼器的輸出有效電平確定需用的門電路根據(jù)譯碼器的輸出有效電平確定需用的門電路 組合邏輯電路組合邏輯電路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )畫連線圖畫連線圖Y&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將因此，將 Y 函數(shù)式變換為函數(shù)式變換為76531mm

16、mmmY 7653YYYYY 1采用采用 5 輸入輸入與非門與非門，其輸入取自，其輸入取自 Y1、Y3、Y5、Y6 和和 Y7 。 組合邏輯電路組合邏輯電路 例例 試用譯碼器實現(xiàn)全加器。試用譯碼器實現(xiàn)全加器。解：解： ( (1) )分析設(shè)計要求，列出真值表分析設(shè)計要求，列出真值表設(shè)被加數(shù)為設(shè)被加數(shù)為 Ai ，加數(shù)為，加數(shù)為 Bi ，低位進位數(shù)為，低位進位數(shù)為 Ci- -1 。輸出本位和為輸出本位和為 Si ，向高位的進位數(shù)為，向高位的進位數(shù)為 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-

17、-1BiAi輸輸 出出輸輸 入入7421mmmmSi 7653mmmmCi ( (3) )選擇譯碼器選擇譯碼器選用選用 3 線線 8 線線譯碼器譯碼器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根據(jù)真值表寫函數(shù)式根據(jù)真值表寫函數(shù)式 組合邏輯電路組合邏輯電路Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根據(jù)譯碼器的輸出有效電平確定需用的門電路根據(jù)譯碼器的輸出有效電平確定需用的門電路( (5) )畫連線圖畫連線圖Ci&Si&CT74LS138 輸出低電平有效輸出低電

18、平有效，iimY ，i = 0 7因此，將函數(shù)式變換為因此，將函數(shù)式變換為74217421YYYYmmmmSi 76537653YYYYmmmmCi 組合邏輯電路組合邏輯電路CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 譯碼器的擴展譯碼器的擴展 A3A2A1A0低低位位片片高高位位片片 ( (三三) )譯碼器的擴展譯碼器的擴展 例如例如 兩片兩片 CT74LS

19、138 組成的組成的 4 線線 16 線線譯碼器。譯碼器。16 個譯碼個譯碼輸出端輸出端 4 位二進制碼輸入端位二進制碼輸入端低低 3 位碼從各譯碼位碼從各譯碼器的碼輸入端輸入。器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 STB 端端相連，因此相連，因此 ，A3 = 0 時時低位片工作，低位片工作，A3 = 1 時時高位片工作。高位片工作。 STA不用，應(yīng)不用，應(yīng)接有效電平接有效電平 1 。作作 4 線線 16 線譯碼線譯碼器使能端，低電平有效。器使能端，低電平有效。 組合

20、邏輯電路組合邏輯電路CT74LS138 組成的組成的 4 線線 16 線線譯碼器工作原理譯碼器工作原理 E = 1 時，兩個譯碼器時，兩個譯碼器都不工作，輸出都不工作，輸出 Y0 Y15 都都為高電平為高電平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTB

21、E( (1) )A3 = 0 時，高位片不工時，高位片不工作，低位片工作，譯出與作，低位片工作，譯出與輸入輸入 0000 0111 分別對應(yīng)分別對應(yīng)的的 8 個輸出信號個輸出信號 Y0 Y7 。( (2) )A3 = 1 時，低位片不工時，低位片不工作，高位片工作，譯出與作，高位片工作，譯出與輸入輸入 1000 1111分別對應(yīng)分別對應(yīng)的的 8 個輸出信號個輸出信號 Y8 Y15。 E = 0 時，允許譯碼。時，允許譯碼。 組合邏輯電路組合邏輯電路將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個對應(yīng)十個對應(yīng)輸出信號的電路，又稱輸出信號的電路，又稱 4 線線 10 線線譯碼器。譯碼器

22、。三、二十進制譯碼器三、二十進制譯碼器 8421BCD 碼輸入端，碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。 10 個譯碼輸出端，個譯碼輸出端，低電平低電平 0 有效。有效。4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 組合邏輯電路組合邏輯電路111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼011111111110019101111

23、111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進十進制數(shù)制數(shù)4 線線- -10 線譯碼器線譯碼器 CT74LS42 真值表真值表0000001000100100011110011010100010110001000000000011111111111111111111111111111111111111111

24、1111111111111111111111101111011001111010101偽偽碼碼01 組合邏輯電路組合邏輯電路YA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動動器器YYYYYYYA3a數(shù)碼顯示器數(shù)碼顯示器bcdefgbcdefgabcdefga四、數(shù)碼顯示譯碼器四、數(shù)碼顯示譯碼器 將輸入的將輸入的 BCD 碼譯成相應(yīng)輸出信號，碼譯成相應(yīng)輸出信號，以驅(qū)動顯示器顯示出相應(yīng)數(shù)字的電路。以驅(qū)動顯示器顯示出相應(yīng)數(shù)字的電路。 ( (一一) ) 數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯

25、碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動動器器YYYYYYYA3bcdefgabcdefga輸入輸入 BCD 碼碼輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)數(shù)字輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)數(shù)字0001 組合邏輯電路組合邏輯電路( (二二) )數(shù)碼顯示器簡介數(shù)碼顯示器簡介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器碼管。常用的有半導(dǎo)體數(shù)碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發(fā)光的字段組合而成。等。它們由七段可發(fā)光的字段組合而成。 1. 七段半導(dǎo)體數(shù)碼顯示器七段半導(dǎo)體數(shù)碼顯示器( (LED

26、) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由管腳 a g 電平控制是否發(fā)光。電平控制是否發(fā)光。小數(shù)點，需要時才點亮。小數(shù)點，需要時才點亮。顯示的數(shù)字形式顯示的數(shù)字形式 組合邏輯電路組合邏輯電路主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長和亮度高等。性高、響應(yīng)速度快、壽命長和亮度高等。 主要缺點：工作電流大，每字段工作電流約主要缺點：工作電流大，每字段工作電流約 10 mA 。 共陽接法共陽接法 共陰接法共陰接法 半導(dǎo)體數(shù)碼顯示器內(nèi)部接法半導(dǎo)體數(shù)碼顯示器內(nèi)部接法CO

27、MCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流電阻串接限流電阻 a g 和和 DP 為低電平為低電平時才能點亮相應(yīng)發(fā)光段。時才能點亮相應(yīng)發(fā)光段。 a g 和和 DP 為高電平為高電平時才能點亮相應(yīng)發(fā)光段。時才能點亮相應(yīng)發(fā)光段。共陽接法數(shù)碼顯示器需要配共陽接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。用輸出低電平有效的譯碼器。 共陰接法數(shù)碼顯示器需要配共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。用輸出高電平有效的譯碼器。RR共陽極共陽極共陰極共陰極 組合邏輯電路組合邏輯電路即液態(tài)晶體即液態(tài)晶體 2. 液晶液晶顯示器顯示器( (LCD) ) 點亮七段液晶數(shù)

28、碼管的方法與半導(dǎo)體數(shù)碼管類似。點亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類似。 主要優(yōu)點：工作電壓低，功耗極小。主要優(yōu)點：工作電壓低，功耗極小。 主要缺點：顯示欠清晰，響應(yīng)速度慢。主要缺點：顯示欠清晰，響應(yīng)速度慢。 液晶顯示原理：無外加電場作用時，液晶分子排液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態(tài)，不顯示數(shù)字；當在明狀態(tài)，不顯示數(shù)字；當在相應(yīng)字段的電極上加電壓相應(yīng)字段的電極上加電壓時，液晶中的導(dǎo)電正離子作定向運動，在運動過程中時，液晶中的導(dǎo)電正離子作定向運動，在運動過程中不斷撞擊液晶分子，不斷撞擊液

29、晶分子，破壞了液晶分子的整齊排列，液破壞了液晶分子的整齊排列，液晶對入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相晶對入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。應(yīng)的數(shù)字。當外加電壓斷開后，液晶分子又將恢復(fù)到當外加電壓斷開后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。整齊排列狀態(tài)，字形隨之消失。 組合邏輯電路組合邏輯電路3. 七段顯示譯碼器七段顯示譯碼器4 線線 7 段譯碼器段譯碼器/驅(qū)動器驅(qū)動器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱控制端，消隱控制端，低電平有效。低電平有效。 8421 碼輸入端碼輸入端譯碼驅(qū)動輸出端，譯碼驅(qū)動輸出端，高電平