第三章微處理器ppt課件

1、第第3章章 微處理器微處理器主要內(nèi)容：主要內(nèi)容：8086/80888086/8088微處理器微處理器80868086總線的操作時序總線的操作時序從從8028680286到到 Pentium CPU Pentium CPU 結(jié)構(gòu)的變化結(jié)構(gòu)的變化80 x8680 x86的工作方式的工作方式3.1 8086/80883.1 8086/8088微處理器微處理器l8086CPU是是Intel系列的系列的16位處理器位處理器l數(shù)據(jù)線為數(shù)據(jù)線為16位位l地址線為地址線為20位位可尋址可尋址220=1MB空間空間l8088CPU是準是準16位處理器位處理器l地址線為地址線為20位位可尋址可尋址220=1MB空

2、間空間l內(nèi)部寄存器、運算器都按內(nèi)部寄存器、運算器都按16位設(shè)計位設(shè)計l對外數(shù)據(jù)總線為對外數(shù)據(jù)總線為8位位3.1.1 8086CPU3.1.1 8086CPU的內(nèi)部結(jié)構(gòu)編程結(jié)的內(nèi)部結(jié)構(gòu)編程結(jié)構(gòu)）構(gòu)）20位ALU運算寄存器標志執(zhí)行部件 控制電路16位8位1 2 3 4 5 6執(zhí)行部件 （EU） 輸入/輸出 控制電路16位 外部總線 指令隊列緩沖器總線接口部件BIU）通用寄存器地址 加法器AH ALBH BLCH CLDH DLSPBP DI SI CSDS SS ES IP 內(nèi)部寄存器1. 1. 總線接口單元總線接口單元BIUBIU功能功能l從內(nèi)存中取指令送入指令預(yù)取隊列從內(nèi)存中取指令送入指令預(yù)取

3、隊列l(wèi)負責(zé)與內(nèi)存或負責(zé)與內(nèi)存或I/OI/O接口之間的數(shù)據(jù)傳送接口之間的數(shù)據(jù)傳送l在執(zhí)行轉(zhuǎn)移程序時，在執(zhí)行轉(zhuǎn)移程序時，BIUBIU使指令預(yù)取隊列使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行給執(zhí)行單元執(zhí)行2. 2. 總線接口單元總線接口單元BIUBIU組成組成l 4個段寄存器l 16位指令指針寄存器l 20位地址加法器l 6字節(jié)指令隊列緩沖器3. 執(zhí)行單元執(zhí)行單元EU的功能的功能l 執(zhí)行指令執(zhí)行指令l從指令隊列中取出指令從指令隊列中取出指令l對指令進行譯碼并發(fā)出相應(yīng)的傳對指令進行譯碼并發(fā)出相應(yīng)的傳數(shù)或運算控制信號數(shù)或運算控制信號l接收由接收由

4、BIU送來的數(shù)據(jù)或把數(shù)據(jù)送到送來的數(shù)據(jù)或把數(shù)據(jù)送到BIUl進行算術(shù)運算進行算術(shù)運算 4. 執(zhí)行單元執(zhí)行單元EU的組成的組成l 4個通用寄存器個通用寄存器l 4個專用寄存器個專用寄存器l 1個標志寄存器個標志寄存器l 算術(shù)邏輯單元算術(shù)邏輯單元ALU）l 數(shù)據(jù)暫存寄存器數(shù)據(jù)暫存寄存器l EU控制電路控制電路5. 8086的內(nèi)部寄存器的內(nèi)部寄存器l 4個通用寄存器個通用寄存器l 4個專用寄存器個專用寄存器l 4個段寄存器個段寄存器l 2個控制寄存器個控制寄存器（1） 通用寄存器通用寄存器l8086含含4個個16位通用數(shù)據(jù)寄存器，位通用數(shù)據(jù)寄存器，它們又可分為它們又可分為8個個8位寄存器，即：位寄存器

5、，即：lAX AH，ALlBX BH，BLlCX CH，CLlDX DH，DLl 常用來存放參與運算的操作數(shù)或運算常用來存放參與運算的操作數(shù)或運算結(jié)果結(jié)果特別提示：數(shù)據(jù)寄存器特有的習(xí)慣用法特別提示：數(shù)據(jù)寄存器特有的習(xí)慣用法lAX：累加器。多用于存放中間運算結(jié)果。所有：累加器。多用于存放中間運算結(jié)果。所有 l I/O指令必須都通過指令必須都通過AX與接口傳送信息；與接口傳送信息；lBX：基址寄存器。在間接尋址中用于存放基地址；：基址寄存器。在間接尋址中用于存放基地址；lCX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存：計數(shù)寄存器。用于在循環(huán)或串操作指令中存l 放循環(huán)次數(shù)或重復(fù)次數(shù)；放循環(huán)次數(shù)或重復(fù)次

6、數(shù)；lDX：數(shù)據(jù)寄存器。在：數(shù)據(jù)寄存器。在32位乘除法運算時，寄存位乘除法運算時，寄存l 高高16位數(shù)；在間接尋址的位數(shù)；在間接尋址的I/O指令中存放指令中存放l I/O端口地址。端口地址。（2） 專用寄存器專用寄存器l 地址指針寄存器地址指針寄存器SP，BP）l 變址寄存器變址寄存器SI，DI） 地址指針寄存器地址指針寄存器lSP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)模憾褩Ｖ羔樇拇嫫?，其?nèi)容為棧頂?shù)膌 偏移地址；偏移地址；lBP：基址指針寄存器，常用于在訪問內(nèi)：基址指針寄存器，常用于在訪問內(nèi)l 存時存放內(nèi)存單元的偏移地址。存時存放內(nèi)存單元的偏移地址。注意：注意：BX與與BP在應(yīng)用上的區(qū)別在應(yīng)用上的

7、區(qū)別l作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為通用寄存器，二者均可用于存放數(shù)據(jù)；l作為基址寄存器，作為基址寄存器，BX通常用于尋址數(shù)據(jù)通常用于尋址數(shù)據(jù)段；段；BP則通常用于尋址堆棧段。則通常用于尋址堆棧段。變址寄存器變址寄存器lSI：源變址寄存器：源變址寄存器lDI：目標變址寄存器：目標變址寄存器l 變址寄存器常用于指令的間接尋址變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，或變址尋址。特別是在串操作指令中，用用SI存放源操作數(shù)的偏移地址，而用存放源操作數(shù)的偏移地址，而用DI存放目標操作數(shù)的偏移地址。存放目標操作數(shù)的偏移地址。（3） 段寄存器段寄存器 用于存放邏輯段的段基址

8、用于存放邏輯段的段基址(邏輯段的概念后面將邏輯段的概念后面將要介紹要介紹) CS：代碼段寄存器：代碼段寄存器 代碼段用于存放指令代碼代碼段用于存放指令代碼 DS：數(shù)據(jù)段寄存器：數(shù)據(jù)段寄存器 ES：附加段寄存器：附加段寄存器 數(shù)據(jù)段和附加段用來存放操作數(shù)數(shù)據(jù)段和附加段用來存放操作數(shù) SS：堆棧段寄存器：堆棧段寄存器 堆棧段用于存放返回地址，保管備堆棧段用于存放返回地址，保管備份寄存器內(nèi)容，傳遞參數(shù)份寄存器內(nèi)容，傳遞參數(shù)（4） 控制寄存器控制寄存器lIP：指令指針寄存器，其內(nèi)容為下一條：指令指針寄存器，其內(nèi)容為下一條l 要執(zhí)行的指令的偏移地址要執(zhí)行的指令的偏移地址lFLAGS：標志寄存器：標志寄存

9、器l狀態(tài)標志：存放運算結(jié)果的特征狀態(tài)標志：存放運算結(jié)果的特征l控制標志：控制某些特殊操作控制標志：控制某些特殊操作l 6個狀態(tài)標志位個狀態(tài)標志位(CF，SF，AF，PF，OF，ZF)l 3個控制標志位個控制標志位(IF，TF，DF)標志寄存器各位含義標志寄存器各位含義例題例題3.13.1 將下面兩個數(shù)進行加法運算，看將下面兩個數(shù)進行加法運算，看標志位的變化情況。標志位的變化情況。 0010 0011 0100 0101+) 0011 0010 0001 10010101 0101 0101 1110例題例題3.1結(jié)果結(jié)果SF0： 因為最高位為因為最高位為0；ZF0： 因為運算結(jié)果不為因為運算結(jié)

10、果不為0；PF0： 因為低因為低8位運算結(jié)果位運算結(jié)果01011110是奇數(shù)個是奇數(shù)個1；CF0： 因為最高位無有進位；因為最高位無有進位；AF0： 因為因為D3位沒有向位沒有向D4位產(chǎn)生進位；位產(chǎn)生進位；OF0： 由于由于D14位沒向位沒向D15位產(chǎn)生進位，位產(chǎn)生進位，D15位位 也沒有進位。也沒有進位。溢出溢出l當(dāng)字節(jié)運算的結(jié)果超出了范圍128127，或者當(dāng)字運算的結(jié)果超出范圍3276832767時稱為溢出OF=1）。l用表達式給出141515677溢出CCCCOF(字節(jié)運算字節(jié)運算) (字運算字運算) 溢出的四種情況溢出的四種情況 1 0 1 1 0 1 0 1 + 1 0 0 0 1

11、1 1 1 1 0 1 0 0 0 1 0 0CASE1: 0 1 0 0 0 0 1 0 + 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1CASE2: 1 0 1 1 1 0 1 0 1 - 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0CASE3: 1 0 1 1 0 1 0 0 - 0 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0CASE4:例題例題3.2 設(shè)被減數(shù)設(shè)被減數(shù)AL125，減數(shù)，減數(shù)BL50，執(zhí)行，執(zhí)行AL-BL后，根據(jù)標志位判斷后，根據(jù)標志位判斷AL、BL的大小的大小。-125的補碼：的補碼： 1000001150的補碼：的補

12、碼： 00110010 1 0 0 0 0 0 1 1 - ） 0 0 1 1 0 0 1 0 0 1 0 1 0 0 0 1解答：解答：結(jié)論：結(jié)論： ALBL理由：理由：OF=1，SF=03.1.2 8086系統(tǒng)存儲器的組織系統(tǒng)存儲器的組織由于由于8086CPU8086CPU有有2020條地址線，能直接訪問的存儲條地址線，能直接訪問的存儲空間為空間為1MB1MB，因而，每個存儲單元所對應(yīng)的地址是，因而，每個存儲單元所對應(yīng)的地址是2020位位的，而寄存器的位數(shù)是的，而寄存器的位數(shù)是1616位的，如何用位的，如何用1616位的寄存器位的寄存器指向指向2020位的存儲單元？位的存儲單元？80868

13、086系統(tǒng)采用了地址分段的方法，將系統(tǒng)采用了地址分段的方法，將1M1M空間分段，空間分段，每段最多每段最多64KB64KB，在段內(nèi)尋址仍可采用傳統(tǒng)的，在段內(nèi)尋址仍可采用傳統(tǒng)的1616位地址尋位地址尋址方法。每個段的起始地址低址方法。每個段的起始地址低4 4位必須為位必須為0 0，高，高1616位放在位放在1616位的段寄存器內(nèi)稱其為段基址）。位的段寄存器內(nèi)稱其為段基址）。基本概念基本概念 段內(nèi)偏移量段內(nèi)偏移量EA (Effective Address)：是指某：是指某存儲單元離開該段段首址的字節(jié)數(shù)。存儲單元離開該段段首址的字節(jié)數(shù)。 邏輯地址邏輯地址(Logical Address) ：是一對地

14、址，：是一對地址，包含段寄存器的內(nèi)容和段內(nèi)偏移量，如某條包含段寄存器的內(nèi)容和段內(nèi)偏移量，如某條指令的邏輯地址可表達為：指令的邏輯地址可表達為：CS : IP。 物理地址物理地址PA (Physical Address): 是指某個存是指某個存儲單元實際的儲單元實際的20bit的地址，又稱絕對地址。的地址，又稱絕對地址。物理地址物理地址物理地址物理地址PA=對應(yīng)段寄存器對應(yīng)段寄存器10H十段內(nèi)偏移量十段內(nèi)偏移量EA。段基址段基址段內(nèi)偏移段內(nèi)偏移物理地址物理地址+16位20位0000例如：若例如：若CS=FFFFHCS=FFFFH，IP=0000HIP=0000H，則指令所在存儲單，則指令所在存儲

15、單元的物理地址為：元的物理地址為：PA= (CS) 10H + IP = FFFF0H 當(dāng)取指令時，自動選擇的段寄存器是CS，再加上IP所決定的16位偏移量，得到要取出指令具體的物理地址： 當(dāng)涉及到取一個堆棧操作數(shù)時，自動選擇的段寄存器是SS，再加上SP所決定的16位偏移量，得到堆棧操作所需要的20位物理地址。說明說明說明續(xù)）說明續(xù)） 當(dāng)涉及到取一個操作數(shù)時，自動選擇DS數(shù)據(jù)段寄存器或ES附加段寄存器，再加上16位偏移量，得到操作數(shù)的20位物理地址。16位偏移量取決于指令的尋址方式。IPCSSI，DI或BXDSSP或BPSS代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段例題例題3.3 已知已知CS=10

16、55HCS=1055H，DS=250AHDS=250AH，ES=2EF0HES=2EF0H，SS=8FF0HSS=8FF0H， DS DS段有一操作數(shù)，其偏移地址段有一操作數(shù)，其偏移地址=0204H=0204H， 1) 1)畫出各段在內(nèi)存中的分布畫出各段在內(nèi)存中的分布 2) 2)指出各段首地址指出各段首地址 3) 3)該操作數(shù)的物理地址該操作數(shù)的物理地址= =？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段分布及段首址見右圖所示。各段分布及段首址見右圖所示。 操作數(shù)的物理地址為：操作數(shù)的物理地址為： 250AH 250AH10H+0204H = 252A4

17、H10H+0204H = 252A4H3.1.3 8086微處理器的引腳功能微處理器的引腳功能最小模式：即由最小模式：即由80868086組成的單處理器系統(tǒng)，所有組成的單處理器系統(tǒng)，所有的總線控制信號由的總線控制信號由80868086直接產(chǎn)生，系統(tǒng)中的總線控制直接產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。邏輯電路被減到最少。最大模式：即由最大模式：即由80868086組成的中等規(guī)?；蛘叽笮偷慕M成的中等規(guī)模或者大型的系統(tǒng)。包含兩個或多個微處理器，系統(tǒng)。包含兩個或多個微處理器，80868086為主處理器，為主處理器，其它的為協(xié)處理器。其它的為協(xié)處理器。1. 80861. 8086的兩種工作模式的兩

18、種工作模式2. 8086引腳圖引腳圖GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INT CLK GNDVCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET8086 CPU1 23456789101112131415161718

19、192040 393837363534333231302928272625242322218086采用雙列直采用雙列直插式封裝，有插式封裝，有40個引個引腳腳(如右圖所示如右圖所示)，但，但總線信號數(shù)量卻大于總線信號數(shù)量卻大于40，故，故8086采用了分采用了分時復(fù)用技術(shù)，部分引時復(fù)用技術(shù)，部分引腳傳送兩種總線信號。腳傳送兩種總線信號。3. 最小模式下引腳信號及功能最小模式下引腳信號及功能(1) 地址地址/數(shù)據(jù)總線：數(shù)據(jù)總線：AD15AD0(雙向、三雙向、三態(tài)態(tài)) 在一個總線周期的第一個時鐘周期用于傳送在一個總線周期的第一個時鐘周期用于傳送低低16bit地址信息，并用地址鎖存器鎖存。地址信息，

20、并用地址鎖存器鎖存。 其它時鐘周期可用于傳送數(shù)據(jù)信息，分時傳其它時鐘周期可用于傳送數(shù)據(jù)信息，分時傳送。送。 當(dāng)當(dāng)80868086執(zhí)行中斷響應(yīng)周期、保持響應(yīng)周期時，執(zhí)行中斷響應(yīng)周期、保持響應(yīng)周期時，這些引腳處于高阻狀態(tài)。這些引腳處于高阻狀態(tài)。引腳信號引腳信號 地址狀態(tài)信號地址狀態(tài)信號(2) 地址地址/狀態(tài)信號線：狀態(tài)信號線：A19/S6A16/S3(輸出、三輸出、三態(tài)態(tài)) 在總線周期的第一個時鐘周期在總線周期的第一個時鐘周期(T1)用于輸用于輸出地址信號的最高出地址信號的最高4bit并鎖存。并鎖存。 其它時鐘周期中用來輸出狀態(tài)信號其它時鐘周期中用來輸出狀態(tài)信號S6S3S6低電平，表示低電平，表示

21、8086當(dāng)前與總線相連。當(dāng)前與總線相連。S5表示標志寄存器中表示標志寄存器中“中斷允許位的狀態(tài)中斷允許位的狀態(tài)(IF)。S4， S3的組合指出了分段情況。如下表所示。的組合指出了分段情況。如下表所示。引腳信號引腳信號 S4和和S3的組合提供的分的組合提供的分段信息表段信息表S4S3意意 義義0 0 110 1 01當(dāng)前正在使用當(dāng)前正在使用ESES附加段附加段當(dāng)前正在使用當(dāng)前正在使用SSSS堆棧段堆棧段當(dāng)前正在使用當(dāng)前正在使用CSCS或者未使用任何段寄存器或者未使用任何段寄存器當(dāng)前正在使用當(dāng)前正在使用DSDS數(shù)據(jù)段數(shù)據(jù)段 當(dāng)當(dāng) C P U 處 于處 于 “ 保 持 響 應(yīng) 狀 態(tài) 時 ，保 持

22、響 應(yīng) 狀 態(tài) 時 ，A19/S6A16/S3置為高阻狀態(tài)。置為高阻狀態(tài)。 若執(zhí)行若執(zhí)行I/O指令，則由于指令，則由于8086只訪問只訪問64K個個端口，在端口，在T1周期這周期這4個引腳為低電平。個引腳為低電平。引腳信號引腳信號 控制信號控制信號(3) BHE/S7：高：高8bit數(shù)據(jù)總線允許數(shù)據(jù)總線允許/狀態(tài)狀態(tài)(輸出輸出, 三態(tài)三態(tài)) 在T1狀態(tài)，8086在BHE/S7引腳輸出BHE信號，表示高8bit數(shù)據(jù)總線D15D8上的數(shù)據(jù)有效，與地址線A0一起產(chǎn)生存儲器的選擇邏輯信號。 在其它時鐘周期，輸出為狀態(tài)信號S7。但8086芯片， S7未定義。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(4

23、) MN/MX：最?。鹤钚?最大模式控制信息最大模式控制信息低電平低電平 8086處于最大模式。處于最大模式。高電平高電平 8086處于最小模式。處于最小模式。(5) RD讀信號讀信號 (輸出，三態(tài)輸出，三態(tài))低電平有效。表示將對內(nèi)存或低電平有效。表示將對內(nèi)存或I/O端口端口讀操作。讀操作。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(6) M/IO：存儲器或：存儲器或I/O訪問控制訪問控制 (輸出，三態(tài)輸出，三態(tài))CPU進行的是存儲器還是進行的是存儲器還是I/O訪問，見下表。訪問，見下表。RDM/IO操操 作作1 00 0讀存儲器數(shù)據(jù)讀存儲器數(shù)據(jù)讀讀I / O端口數(shù)據(jù)端口數(shù)據(jù)引腳信號引腳信號

24、控制信號續(xù)）控制信號續(xù)）(7) WR:寫信號寫信號 (輸出，三態(tài)輸出，三態(tài)) WR WR與與 M/IO M/IO 的組合及對應(yīng)的操作表的組合及對應(yīng)的操作表1 00 0CPUCPU對存儲器進行寫操作對存儲器進行寫操作CPUCPU對對I/OI/O端口進行寫操作端口進行寫操作操操 作作WRM/IO低電平有效。低電平有效。WR與與M/IO的組合對應(yīng)的組合對應(yīng)的操作如下表所示。的操作如下表所示。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(8) ALE(8) ALE：地址鎖存允許信號：地址鎖存允許信號 ( (輸出輸出) )高電平有效，此信號在高電平有效，此信號在T1T1狀態(tài)有效，為地址碼狀態(tài)有效，為地址碼

25、鎖存的選通信號，送地址鎖存器。鎖存的選通信號，送地址鎖存器。(9) READY(9) READY：準備就緒信號：準備就緒信號 ( (輸入輸入) )高電平有效，是從所尋址的存儲器或高電平有效，是從所尋址的存儲器或I/O電路來電路來的響應(yīng)信號，用于解決的響應(yīng)信號，用于解決CPU與慢速存儲器或與慢速存儲器或I/O電路電路的同步問題。的同步問題。CPU在在T3周期開始采樣周期開始采樣READY線，若線，若為低電平，則為低電平，則T3之后插入之后插入TW等待周期直到等待周期直到READY為高電平，進入為高電平，進入T4完成數(shù)據(jù)傳送。完成數(shù)據(jù)傳送。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(10) INT

26、R(10) INTR：可屏蔽中斷請求信號：可屏蔽中斷請求信號 ( (輸入輸入) ) 高電平有效，高電平有效，8086在每一個指令周期在每一個指令周期的最后一個的最后一個T狀態(tài)采樣這條線，若為有效，狀態(tài)采樣這條線，若為有效，且且IF=1，則，則8086在執(zhí)行完當(dāng)前指令即響應(yīng)在執(zhí)行完當(dāng)前指令即響應(yīng)中斷。中斷。(11) INTA(11) INTA：中斷響應(yīng)信號：中斷響應(yīng)信號 ( (輸出，三態(tài)輸出，三態(tài)) )低電平有效，低電平有效，CPUCPU響應(yīng)外部可屏蔽中斷請求以響應(yīng)外部可屏蔽中斷請求以后，便發(fā)出中斷響應(yīng)信號，作為對中斷請求的回答。后，便發(fā)出中斷響應(yīng)信號，作為對中斷請求的回答。此信號在每一個中斷響

27、應(yīng)周期的此信號在每一個中斷響應(yīng)周期的T2T2、T3T3和和TWTW周期均周期均有效，為中斷矢量的讀選通信號。有效，為中斷矢量的讀選通信號。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(12) NMI：非屏蔽中斷請求信號：非屏蔽中斷請求信號 (輸入輸入)邊沿觸發(fā)，該線上的中斷請求信號邊沿觸發(fā)，該線上的中斷請求信號不能用軟件屏蔽，電平由低到高，便在當(dāng)不能用軟件屏蔽，電平由低到高，便在當(dāng)前指令結(jié)束后引起中斷。前指令結(jié)束后引起中斷。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(13) RESET(13) RESET：系統(tǒng)復(fù)位信號：系統(tǒng)復(fù)位信號 ( (輸入輸入) )高電平有效，高電平有效，80868086要

28、求此信號起碼維持要求此信號起碼維持4 4個時個時鐘周期；若初次加電復(fù)位，持續(xù)時間不小于鐘周期；若初次加電復(fù)位，持續(xù)時間不小于5050s s。RESETRESET為高電平時，為高電平時，80868086立即結(jié)束現(xiàn)行操作，進入立即結(jié)束現(xiàn)行操作，進入內(nèi)部復(fù)位狀態(tài)，內(nèi)部復(fù)位狀態(tài)，CPUCPU各內(nèi)部寄存器被設(shè)置為初值：各內(nèi)部寄存器被設(shè)置為初值：CS=FFFFHCS=FFFFH，F(xiàn)lagFlag、IPIP、DSDS、ESES、SSSS及其它寄存器均及其它寄存器均初始化為初始化為0000H0000H。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(14) DT/ R(14) DT/ R：數(shù)據(jù)收發(fā)控制信號：數(shù)據(jù)收

29、發(fā)控制信號 ( (輸出、三態(tài)輸出、三態(tài)) )為增強數(shù)據(jù)總線的驅(qū)動能力，為增強數(shù)據(jù)總線的驅(qū)動能力，80868086可外接可外接驅(qū)動器驅(qū)動器82868286，DT/RDT/R即為即為80868086輸出給數(shù)據(jù)收發(fā)器輸出給數(shù)據(jù)收發(fā)器82868286的控制信號。的控制信號。 DT/R 高電平，8086輸出的數(shù)據(jù)經(jīng)8286送到數(shù)據(jù)總線； DT/R 低電平，收發(fā)器8286則把數(shù)據(jù)總線上的數(shù)據(jù)傳 送到8086。 系統(tǒng)工作在DMA方式時，DT/R為高阻狀態(tài)。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）高電平有效。系統(tǒng)中其他的總線主設(shè)備要獲得對高電平有效。系統(tǒng)中其他的總線主設(shè)備要獲得對總線的控制權(quán)時，向總線的控制

30、權(quán)時，向80868086發(fā)出高電平的發(fā)出高電平的HOLDHOLD信號，信號，80868086在每個時鐘周期的上升沿對在每個時鐘周期的上升沿對HOLDHOLD引腳信號進行檢測，若引腳信號進行檢測，若為高電平，則在當(dāng)前總線周期結(jié)束時，予以響應(yīng)。為高電平，則在當(dāng)前總線周期結(jié)束時，予以響應(yīng)。(16) HOLD(16) HOLD：保持請求信號：保持請求信號 ( (輸入輸入) )(15) DEN(15) DEN：數(shù)據(jù)允許信號：數(shù)據(jù)允許信號( (輸出，三態(tài)輸出，三態(tài)) ) 低電平有效，也是低電平有效，也是80868086控制外接的數(shù)據(jù)收發(fā)器，控制外接的數(shù)據(jù)收發(fā)器，低電平時開啟收發(fā)器，傳送數(shù)據(jù)有效；低電平時開

31、啟收發(fā)器，傳送數(shù)據(jù)有效； 高電平時，則禁止傳送。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)）(17) HLDA：保持響應(yīng)信號：保持響應(yīng)信號 (輸出輸出) 高電平有效。當(dāng)CPU響應(yīng)保持請求HOLD時，便發(fā)出HLDA高電平的應(yīng)答信號，從而將總線控制權(quán)讓給發(fā)出保持請求的設(shè)備，直到該設(shè)備又將HOLD信號變?yōu)榈碗娖?，CPU才收回總線控制權(quán)，將HLDA信號置為低電平。引腳信號引腳信號 控制信號續(xù)）控制信號續(xù)） 低電平有效。與WAIT等待指令結(jié)合使用，當(dāng)CPU執(zhí)行WAIT指令時，CPU處于空轉(zhuǎn)狀態(tài)進行等待直到檢測到TEST信號有效時結(jié)束，CPU繼續(xù)往下執(zhí)行指令。(18) TEST(18) TEST：測試信號：

32、測試信號 ( (輸入輸入) )(19) CLK(19) CLK：系統(tǒng)時鐘輸入信號：系統(tǒng)時鐘輸入信號時鐘信號為時鐘信號為CPUCPU和總線控制邏輯電路提供定時基和總線控制邏輯電路提供定時基準。常用準。常用Intel8284AIntel8284A時鐘發(fā)生器提供時鐘發(fā)生器提供CLKCLK信號。信號。4. 最大模式下引腳信號及功能最大模式下引腳信號及功能(1) QS1和和QS0：指令隊列狀態(tài)信號：指令隊列狀態(tài)信號 (輸輸出出)QS1QS1和和QS0QS0編碼含義編碼含義QS1QS0 隊隊 列列 狀狀 態(tài)態(tài)0 0 1 1空操作空操作 取走指令的第一個字節(jié)取走指令的第一個字節(jié) 隊列空隊列空 從隊列里取出的

33、字節(jié)是指令的后續(xù)字節(jié)從隊列里取出的字節(jié)是指令的后續(xù)字節(jié)0 1 0 1最大模式下引腳信號續(xù)）最大模式下引腳信號續(xù)）(2) S2(2) S2、S1S1和和 S0 S0：總線周期狀態(tài)信號：總線周期狀態(tài)信號( (輸出，三態(tài)輸出，三態(tài)) ) S2、S1和S0編碼與總線周期表發(fā)中斷響應(yīng)信號發(fā)中斷響應(yīng)信號 讀讀I/OI/O端口端口 寫寫I/OI/O端口端口 暫停暫停 取指令取指令 讀存儲器讀存儲器 寫存儲器寫存儲器 無源狀態(tài)無源狀態(tài)0 1 0 1 0 1 0 10 0 0 0 1 1 110 0 1 1 0 0 1 1總線周期總線周期S2 S1 S0最大模式下引腳信號續(xù)）最大模式下引腳信號續(xù)）(3) LOC

34、K(3) LOCK：總線封鎖信號：總線封鎖信號 ( (輸出，三態(tài)輸出，三態(tài)) )低電平有效。此信號有效時，系統(tǒng)中其低電平有效。此信號有效時，系統(tǒng)中其他總線主部件不能占有總線。此信號由前綴他總線主部件不能占有總線。此信號由前綴指令指令LOCK使其有效，并保持到使其有效，并保持到LOCK前綴前綴后的一條指令執(zhí)行完畢。另外后的一條指令執(zhí)行完畢。另外8086在兩個中在兩個中斷響應(yīng)周期之間，斷響應(yīng)周期之間，LOCK信號也自動變?yōu)橛行盘栆沧詣幼優(yōu)橛行щ娖?，以防其它部件占有總線。效電平，以防其它部件占有總線。最大模式下引腳信號續(xù)）最大模式下引腳信號續(xù)）(4) RQ/GT1和和RQ/GT0：總線請求：總線請求

35、/允許信號允許信號 (雙雙向向)供CPU以外的兩個處理器用以發(fā)出使用總線的請求信號和接收CPU對總線請求信號的回答信號，請求與允許信號在同一引腳上傳輸，但方向相反。其中RQ/GT0優(yōu)先級較高。3.2 80863.2 8086總線的操作時序總線的操作時序 為了使取指和數(shù)傳能協(xié)調(diào)工作，為了使取指和數(shù)傳能協(xié)調(diào)工作，8086 CPU8086 CPU的操作是的操作是在時鐘在時鐘CLKCLK統(tǒng)一控制下進行的。統(tǒng)一控制下進行的。 8086 8086時鐘頻率為時鐘頻率為5MHz5MHz，故一個時鐘周期為，故一個時鐘周期為200ns200ns。指令周期：指令周期：CPU執(zhí)行一條指令所需的時間。執(zhí)行一條指令所需的

36、時間。 總線周期：總線周期：CPU通過總線與存儲器或外部通過總線與存儲器或外部設(shè)備進行一次數(shù)據(jù)傳輸所需的時間。設(shè)備進行一次數(shù)據(jù)傳輸所需的時間。時鐘周期：計算機內(nèi)部最小的時間單位。時鐘周期：計算機內(nèi)部最小的時間單位。1. 復(fù)位操作時序復(fù)位操作時序說明：說明：l8086 CPU復(fù)位后重新啟動，執(zhí)行的第一條指令所在存儲單元的物理地址為 ：l FFFFH16+0000HFFFF0Hl 在從FFFF0H開始的單元中，存放一條無條件轉(zhuǎn)移指令，以轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開始處。l在復(fù)位后由于標志寄存器的各位均被清零，使IF=0，處于關(guān)中斷狀態(tài)，8086CPU不能響應(yīng)可屏蔽的中斷請求。因而在系統(tǒng)程序的初始化時，用指

37、令STI使標志寄存器中的IF=1，以使CPU能夠響應(yīng)可屏蔽中斷請求。2. 8086 CPU最小模式下的總線讀周期最小模式下的總線讀周期3. 8086 CPU最小模式下的總線寫周最小模式下的總線寫周期期4. 8086在最大模式下的讀操作在最大模式下的讀操作5. 8086在最大模式下的寫操作在最大模式下的寫操作6. 中斷響應(yīng)周期中斷響應(yīng)周期3.3 3.3 從從8028680286到到PentiumPentium微處理器結(jié)構(gòu)的變化微處理器結(jié)構(gòu)的變化1. 80 x86 CPU 的發(fā)展過程及性能的發(fā)展過程及性能 802861982.1的特點：的特點： 80286 80286是是1616位微處理器芯片，其

38、內(nèi)部操作和位微處理器芯片，其內(nèi)部操作和寄存器都是寄存器都是1616位的。該芯片集成了位的。該芯片集成了13.513.5萬個晶萬個晶體管，以體管，以6868引線四列雙插式封裝，不再使用分引線四列雙插式封裝，不再使用分時復(fù)用線，具有獨立的數(shù)據(jù)線時復(fù)用線，具有獨立的數(shù)據(jù)線1616條，地址線條，地址線2424條，時鐘頻率為條，時鐘頻率為8 810MHz10MHz。8028680286的性能的性能 80286 80286片內(nèi)具有存儲管理和保護機構(gòu)，對存儲器采用分段的管片內(nèi)具有存儲管理和保護機構(gòu)，對存儲器采用分段的管理辦法，每段最大為理辦法，每段最大為64KB64KB，并支持虛擬存儲器。，并支持虛擬存儲器

39、。 80286 80286有兩種工作方式，即實地址方式和虛地址保護方式。在實有兩種工作方式，即實地址方式和虛地址保護方式。在實地址方式下地址方式下8028680286就是一個快速的就是一個快速的80868086；在虛地址保護方式下，；在虛地址保護方式下，8028680286可尋址可尋址16MB(224)16MB(224)物理地址，并能提供物理地址，并能提供1000MB(230)1000MB(230)的虛擬地址的虛擬地址空間?？臻g。 80286 80286可以配接浮點處理器?？梢耘浣痈↑c處理器。8028680286的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)80386803861985.101985.10的特點的特點

40、80386是一種與是一種與80286相兼容的高性能的全相兼容的高性能的全32位微處理器，它是為需要高性能的應(yīng)用領(lǐng)域和位微處理器，它是為需要高性能的應(yīng)用領(lǐng)域和多用戶、多任務(wù)操作系統(tǒng)而設(shè)計的。多用戶、多任務(wù)操作系統(tǒng)而設(shè)計的。 在在80386芯片內(nèi)部集成了存儲器管理部件和硬芯片內(nèi)部集成了存儲器管理部件和硬件保護機構(gòu)，內(nèi)部寄存器的結(jié)構(gòu)及操作系統(tǒng)全件保護機構(gòu)，內(nèi)部寄存器的結(jié)構(gòu)及操作系統(tǒng)全都是都是32位的。它的地址線為位的。它的地址線為32位，可尋址的物位，可尋址的物理存儲空間為理存儲空間為4GB。8038680386的性能的性能 80386 80386是與是與80868086、8028680286相兼容

41、的高性能的相兼容的高性能的3232位微處理位微處理器，它支持器，它支持8 8位、位、1616位或位或3232位數(shù)據(jù)類型，有位數(shù)據(jù)類型，有8 8個通用的個通用的3232位位寄存器。寄存器。 存儲器是分段結(jié)構(gòu)，一個段最大可達存儲器是分段結(jié)構(gòu)，一個段最大可達4KGB4KGB，支持，支持4KGB4KGB物理尋址空間和物理尋址空間和64EB(1EB=109GB)64EB(1EB=109GB)虛擬尋址空間，并支持虛擬尋址空間，并支持虛擬存儲器和片內(nèi)分頁機構(gòu)。虛擬存儲器和片內(nèi)分頁機構(gòu)。 其虛擬的其虛擬的80868086方式允許在受保護的和分頁的系統(tǒng)中運方式允許在受保護的和分頁的系統(tǒng)中運行行80868086的

42、軟件。的軟件。 80386 80386的指令采用流水線結(jié)構(gòu)，具有片內(nèi)地址轉(zhuǎn)換的高的指令采用流水線結(jié)構(gòu)，具有片內(nèi)地址轉(zhuǎn)換的高速緩沖器，時鐘頻率為速緩沖器，時鐘頻率為12.5MHz12.5MHz和和16MHz16MHz，總線帶寬為，總線帶寬為32MB/s32MB/s。8038680386的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)804868048619901990的特點的特點 80486芯片中集成了芯片中集成了80386處理器、處理器、80387數(shù)數(shù)字協(xié)處理器、字協(xié)處理器、8KB的高速緩存的高速緩存(cache)，以及支持，以及支持構(gòu)成多微處理器的硬件。構(gòu)成多微處理器的硬件。 但是從程序設(shè)計角度看，但是從程序設(shè)計角度看

43、，80486的體系結(jié)構(gòu)幾的體系結(jié)構(gòu)幾乎沒變，可以說是照搬乎沒變，可以說是照搬80386。在相同工作頻率。在相同工作頻率下，其處理速度比下，其處理速度比80386提高了提高了24倍，倍，80486的的最低頻率為最低頻率為25MHz，目前最高工作頻率可達，目前最高工作頻率可達132MHz。8048680486的性能介紹的性能介紹 80486的設(shè)計特點是高度集成，它包括集成的的設(shè)計特點是高度集成，它包括集成的80387數(shù)字協(xié)處理器，和有數(shù)字協(xié)處理器，和有8KB內(nèi)部靜態(tài)內(nèi)部靜態(tài)RAM高速緩高速緩沖器沖器cache及分頁虛擬存儲管理器。及分頁虛擬存儲管理器。 80486的時鐘頻率為的時鐘頻率為25MHz

44、和和33MHz，在，在25HMz的的頻率下每秒能執(zhí)行頻率下每秒能執(zhí)行10.9百萬條指令百萬條指令(10.9MIPS)，在，在33MHz的頻率下每秒鐘能執(zhí)行的頻率下每秒鐘能執(zhí)行14.5MIPS。 它采用的倍頻技術(shù)，使它采用的倍頻技術(shù)，使CPU能以雙倍于芯片的處理能以雙倍于芯片的處理速度工作，這一技術(shù)使速度工作，這一技術(shù)使80486的運行速度提高了的運行速度提高了70%。8048680486的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)PentiumPentium1993.31993.3的性能特點的性能特點 該芯片集成了該芯片集成了310310萬個晶體管，有萬個晶體管，有6464條數(shù)據(jù)條數(shù)據(jù)線，線，3636條地址線，支持條

45、地址線，支持6464位的物理尋址空間。位的物理尋址空間。PentiumPentium采用了新的體系結(jié)構(gòu)，與采用了新的體系結(jié)構(gòu)，與8048680486相比作相比作了一些改進，采用了流水線浮點部件、動態(tài)轉(zhuǎn)了一些改進，采用了流水線浮點部件、動態(tài)轉(zhuǎn)移預(yù)測、較大容量的片上超高速緩存等新的部移預(yù)測、較大容量的片上超高速緩存等新的部件。件。PentiumPentium以與以與Intel 486 CPUIntel 486 CPU相同頻率工作相同頻率工作時，整數(shù)運算性能提高時，整數(shù)運算性能提高1 1倍，浮點數(shù)運算性能提倍，浮點數(shù)運算性能提高高5 5倍。倍。PentiumPentium的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)2. 8

46、0 x86的寄存器的寄存器說明說明 80286 CPU除了具有除了具有8086 CPU中全部寄存器外，為中全部寄存器外，為了支持多用戶、多任務(wù)處理器的需要，了支持多用戶、多任務(wù)處理器的需要，80286比比8086多多了一個了一個16位的機器狀態(tài)字寄存器位的機器狀態(tài)字寄存器MSW、一個、一個16位任務(wù)位任務(wù)寄存器寄存器TR、3個描述符表寄存器個描述符表寄存器(LDTR、GDTR和和IDTR)和程序不可見的段描述符高速緩沖器。和程序不可見的段描述符高速緩沖器。 在在80386、80486和和Pentium中，除了包括中，除了包括80286所有所有寄存器外，還將通用寄存器擴展為寄存器外，還將通用寄存

47、器擴展為32位，成為位，成為EAX、EBX、ECX、EDX、ESI、EDI、EBP和和ESP。這些寄。這些寄存器的低存器的低16位分別為位分別為8086和和80286的通用寄存器的通用寄存器AX、BX、CX、DX、SI、DI、BP和和SP，可以單獨使用，而，可以單獨使用，而且且AX、BX、CX和和DX都可以分別作為兩個都可以分別作為兩個8位寄存器使位寄存器使用。用。說明續(xù)）說明續(xù)） 在在80386、80486和和Pentium中，指令指針寄存器和標志中，指令指針寄存器和標志寄存器也都擴展為寄存器也都擴展為32位的位的EIP和和EFLAG，但他們的低，但他們的低16位位仍可單獨使用。仍可單獨使用

48、。 80386、80486和和Pentium的段寄存器仍然是的段寄存器仍然是16位的，但位的，但增加了兩個數(shù)據(jù)段寄存器增加了兩個數(shù)據(jù)段寄存器FS和和GS。 在在80386和和80486中，已經(jīng)把中，已經(jīng)把80286中的機器狀態(tài)字擴展為中的機器狀態(tài)字擴展為4個個32位的控制寄存器位的控制寄存器CR0、CR1、CR2和和CR3。而在。而在Pentium中有中有5個個32位控制寄存器位控制寄存器CR0、CR1、CR2、CR3、CR4。此外在。此外在80386、80486和和Pentium中還有中還有6個排錯寄存?zhèn)€排錯寄存器器DR0、DR1、DR2、DR3、DR6和和DR7。在。在80386中有兩中有

49、兩個測試寄存器個測試寄存器TR6、TR7，在，在P5中有中有5個測試寄存器個測試寄存器TR3、TR4、TR5、TR6和和TR7。標志寄存器標志寄存器標志寄存器各位的定義標志寄存器各位的定義(1) I/O特權(quán)標志位特權(quán)標志位IOPL(兩位兩位) 它規(guī)定了能使用它規(guī)定了能使用I/OI/O敏感指令的特權(quán)級。在保護模敏感指令的特權(quán)級。在保護模式下，利用這兩位的編碼可以分別表示式下，利用這兩位的編碼可以分別表示0 0、1 1、2 2、3 3這這4 4種特權(quán)級，種特權(quán)級，0 0級特權(quán)最高，級特權(quán)最高，3 3級特權(quán)最低。級特權(quán)最低。 80286 80286標志寄存器是標志寄存器是1616位，它除保留了位，它

50、除保留了80868086的的9 9個標個標志位外，還增加了僅用于保護模式的系統(tǒng)標志位。志位外，還增加了僅用于保護模式的系統(tǒng)標志位。標志寄存器續(xù)）標志寄存器續(xù)）(2) 嵌套任務(wù)標志位嵌套任務(wù)標志位NT 在在80286以上的處理器上允許執(zhí)行多任務(wù)，以上的處理器上允許執(zhí)行多任務(wù)，故任務(wù)可以切換，也可以嵌套。當(dāng)故任務(wù)可以切換，也可以嵌套。當(dāng)NT被置被置1時，時，表示當(dāng)前執(zhí)行的任務(wù)正嵌套在另一任務(wù)中，否表示當(dāng)前執(zhí)行的任務(wù)正嵌套在另一任務(wù)中，否則，則，NT被清被清0。該位的置。該位的置1與清與清0都是通過向其都是通過向其他任務(wù)的轉(zhuǎn)移來實現(xiàn)的。他任務(wù)的轉(zhuǎn)移來實現(xiàn)的。 在在8038680386中，除了保留中，

51、除了保留8028680286的所有標志位外又增加的所有標志位外又增加了兩個標志位。而且標志寄存器擴展為了兩個標志位。而且標志寄存器擴展為3232位。位。(3) 虛擬虛擬8086方式標志位方式標志位VM 如果如果VMVM位置位置1 1，表示，表示8038680386工作在保護虛地址方式，工作在保護虛地址方式，即即8038680386轉(zhuǎn)為虛擬轉(zhuǎn)為虛擬80868086方式。方式。標志寄存器續(xù)）標志寄存器續(xù)）(4) 恢復(fù)標志位恢復(fù)標志位RF RF RF標志位要配合調(diào)試寄存器斷點或單步操作一起使用。標志位要配合調(diào)試寄存器斷點或單步操作一起使用。在處理斷點之前，若在斷點和前一條指令之間檢查到在處理斷點之前

52、，若在斷點和前一條指令之間檢查到RFRF為為1 1時，則下一條指令執(zhí)行的調(diào)試故障被忽略。時，則下一條指令執(zhí)行的調(diào)試故障被忽略。 在在8048680486中除包括中除包括8038680386的所有標志位外，還增加了一的所有標志位外，還增加了一個地址對齊檢測標志位個地址對齊檢測標志位ACAC。(5) 地址對齊檢測標志位地址對齊檢測標志位AC當(dāng)當(dāng)ACAC位為位為1 1時，若發(fā)現(xiàn)地址不對齊就會發(fā)生異常。時，若發(fā)現(xiàn)地址不對齊就會發(fā)生異常。標志寄存器續(xù)）標志寄存器續(xù)） 注意：以下注意：以下3 3位標志位是位標志位是PentiumPentium所獨有的，以控制所獨有的，以控制PentiumPentium虛擬

53、虛擬80868086方式擴展部分的虛擬中斷。方式擴展部分的虛擬中斷。(6) VIF(6) VIF為虛擬中斷標志。為虛擬中斷標志。(7) VIP(7) VIP為虛擬中斷掛起標志。為虛擬中斷掛起標志。(8) ID(8) ID為鑒別標志為鑒別標志該標志用以指示該標志用以指示PentiumPentium處理器是否支持處理器是否支持CPUCPU的的IDID指令。指令。控制寄存器控制寄存器 80286 80286比比80868086多了一個控制寄存器，即多了一個控制寄存器，即1616位的機器狀態(tài)位的機器狀態(tài)字寄存器字寄存器MSWMSW（1實地址方式與保護方式轉(zhuǎn)換位實地址方式與保護方式轉(zhuǎn)換位PE 當(dāng)當(dāng)PE=

54、1PE=1時，表示時，表示8028680286已進入保護方式，且除復(fù)位外，已進入保護方式，且除復(fù)位外，不能被清除；當(dāng)不能被清除；當(dāng)PE=0PE=0時，表示時，表示8028680286當(dāng)前在實地址方式當(dāng)前在實地址方式下操作。下操作?？刂萍拇嫫骼m(xù)）控制寄存器續(xù)）（2 2監(jiān)控處理器位監(jiān)控處理器位MPMPv當(dāng)當(dāng)MP=1MP=1時，表示協(xié)處理器在工作；時，表示協(xié)處理器在工作；v當(dāng)當(dāng)MP=0MP=0時，表示協(xié)處理器未工作。時，表示協(xié)處理器未工作。（3 3協(xié)處理器仿真狀態(tài)位協(xié)處理器仿真狀態(tài)位EMEM 當(dāng)當(dāng)MP=0MP=0，而，而EM=1EM=1時，表示系統(tǒng)要用軟件仿真協(xié)處理器時，表示系統(tǒng)要用軟件仿真協(xié)處理器

55、的功能。的功能。（4 4任務(wù)轉(zhuǎn)換位任務(wù)轉(zhuǎn)換位TSTS 每當(dāng)進行兩個任務(wù)之間轉(zhuǎn)換時就把每當(dāng)進行兩個任務(wù)之間轉(zhuǎn)換時就把TSTS置置1 1，任務(wù)轉(zhuǎn)換，任務(wù)轉(zhuǎn)換完成，將完成，將TSTS置置0 0。在。在TSTS置置1 1時，不允許協(xié)處理器工作。時，不允許協(xié)處理器工作?？刂萍拇嫫骼m(xù)）控制寄存器續(xù)） 80486/80386有有4個個32位的控制寄存器位的控制寄存器(CR0、CR1、CR2和和CR3，CR1為為Intel保留保留)，他們用來存，他們用來存放全局特性的機器狀態(tài)。放全局特性的機器狀態(tài)。 Pentium與與80486相比，只多了一個相比，只多了一個CR4?？刂萍拇嫫鞯母袷娇刂萍拇嫫鞯母袷娇刂萍拇嫫?/p>

56、續(xù)）控制寄存器續(xù)） CR0 CR0中含有控制或指示應(yīng)用于整個系統(tǒng)中含有控制或指示應(yīng)用于整個系統(tǒng)( (不是單個任務(wù)不是單個任務(wù)) )的條件的標志。為了保持與的條件的標志。為了保持與8028680286保護模式的兼容性，該保護模式的兼容性，該寄存器的低寄存器的低1616位包括了位包括了8028680286機器狀態(tài)字寄存器機器狀態(tài)字寄存器(MSW)(MSW)，新增了新增了ETET和和PGPG位。位。（1） 處理器擴展類型位處理器擴展類型位ET ET ET位反映了所擴展的協(xié)處理器的類型：位反映了所擴展的協(xié)處理器的類型： ET=0 ET=0為為8028780287 ET=1 ET=1為為80387803

57、87?？刂萍拇嫫骼m(xù)）控制寄存器續(xù)）（2） 頁式管理機構(gòu)使能位頁式管理機構(gòu)使能位PG 該位指示頁式管理機構(gòu)是否進行工作。該位指示頁式管理機構(gòu)是否進行工作。PG位位為為1時頁式管理機構(gòu)工作，為時頁式管理機構(gòu)工作，為0時不工作。時不工作。注意：以下各位僅對注意：以下各位僅對8048680486以上的處理器有效以上的處理器有效（3數(shù)字錯誤位數(shù)字錯誤位NE 該位為該位為1 1時，報告數(shù)字異常的標準機構(gòu)使能；該位為時，報告數(shù)字異常的標準機構(gòu)使能；該位為0 0并且并且IGNNE#IGNNE#輸入引腳的信號為有效時，忽略數(shù)字異常；輸入引腳的信號為有效時，忽略數(shù)字異常；該位為該位為0 0且且IGNNE#IGNN

58、E#輸入信號為無效時，將引起處理器停輸入信號為無效時，將引起處理器停止工作，等待中斷發(fā)生。止工作，等待中斷發(fā)生。控制寄存器續(xù)）控制寄存器續(xù)）（4寫保護位寫保護位WPv 該位為該位為1 1時表示用戶級頁面對核心級的訪問進行寫保護時表示用戶級頁面對核心級的訪問進行寫保護v 該位為該位為0 0時允許核心代碼對用戶級只讀頁面進行改寫時允許核心代碼對用戶級只讀頁面進行改寫（5對齊標志位對齊標志位AMv 該位為該位為1 1時允許對齊檢查時允許對齊檢查v 該位為該位為0 0時則不允許時則不允許 注意：處理器進行對齊檢查必須具備注意：處理器進行對齊檢查必須具備3 3個條件：個條件：AMAM位為位為1 1ACA

59、C位為位為1 1當(dāng)前權(quán)級當(dāng)前權(quán)級CPLCPL為為3 3級用戶模式）級用戶模式）控制寄存器續(xù)）控制寄存器續(xù)）（6不透寫位不透寫位NW 該位清該位清0時使能時使能“透寫透寫”，這是，這是cache 工作工作的必要條件；該位為的必要條件；該位為1(此時，此時，CD位必須置為位必須置為1，cache不使能不使能)則不使能。不透寫意味著允許舊則不使能。不透寫意味著允許舊的數(shù)據(jù)保留在的數(shù)據(jù)保留在cache中。中。（7） cache不使能位不使能位CD 該位清該位清0，80486以上的處理器內(nèi)部的以上的處理器內(nèi)部的cache使能；該位置使能；該位置1時若訪問時若訪問cache“脫靶脫靶”，則不，則不填充填充

60、cache，但是如果訪問，但是如果訪問cache“命中命中”，cache仍可以正常工作。要完全使仍可以正常工作。要完全使cache停止工停止工作，必須刷新作，必須刷新cache?？刂萍拇嫫骼m(xù)）控制寄存器續(xù)）lCR1：Intel處理器保留處理器保留lCR2：存放引起頁故障的線性地址：存放引起頁故障的線性地址lCR3：為處理器提供當(dāng)前任務(wù)的頁目錄基地址：為處理器提供當(dāng)前任務(wù)的頁目錄基地址lCR4：僅為：僅為Pentium處理器所有處理器所有3.4 80 x863.4 80 x86的工作方式的工作方式3.4.1 實地址方式實地址方式 80 x86 80 x86實地址方式是為了與實地址方式是為了與80