七人表決器hdl

1、2010級EDA課程設(shè)計 EDA課程設(shè)計報告書課題名稱七人表決器設(shè)計姓 名韓正風(fēng)學(xué) 號 201009110113學(xué) 院信息學(xué)院專 業(yè)通信工程一班指導(dǎo)教師李巖2012年 12 月目錄目錄-報告內(nèi)容-一、 設(shè)計目的-二、 設(shè)計要求-三、 使用說明-四、 流程圖設(shè)計-五、 程序設(shè)計-六、 實(shí)驗(yàn)過程及截圖-七、 設(shè)計總結(jié)-八、 實(shí)驗(yàn)心得-九、 參考文獻(xiàn)-七人表決器設(shè)計 一、設(shè)計目的1.熟悉Quartus II軟件的使用。2.熟悉七人表決器的工作原理3.熟悉EDA開發(fā)的基本流程。二、設(shè)計要求 表決器就是對于一個行為，由多個人投票，如果同意的票數(shù)過半，就認(rèn)為此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為

2、無效。七人表決器由七個人來投票，當(dāng)同意的票數(shù)大于或者等于4人時，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于或者等于4人時，則認(rèn)為不同意。實(shí)驗(yàn)中用7個撥擋開關(guān)來表示七個人，當(dāng)對應(yīng)的撥擋開關(guān)輸入為1時，表示此人同意；否則若撥擋開關(guān)輸入為0時，則表示此人反對。表決的結(jié)果用一個LED表示，若表決的結(jié)果為同意，則LED被點(diǎn)亮；否則，如果表決的結(jié)果為反對，則LED不會被點(diǎn)亮。同時用七段顯示數(shù)碼管來顯示同意的人數(shù)。完成7人表決電路設(shè)計，LED燈表示通過、否決。 （1）開關(guān)表示贊成與否，18編號（1贊成）；（2）LED顯示表決的結(jié)果；（3）數(shù)碼管分別顯示贊成、否決的人數(shù)；（4）工作時鐘100Hz即可；（5）完成全部流

3、程：設(shè)計規(guī)范文檔、模塊設(shè)計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗(yàn)證等。三、使用說明 本設(shè)計就是利用CPLD/FPGA+實(shí)驗(yàn)箱中的按鈕開關(guān)模塊和LED模塊來實(shí)現(xiàn)一個簡單的七人表決器的功能。按鈕開關(guān)模塊中的K1K7表示七個人，當(dāng)按鈕開關(guān)按下表示輸入為1時，表示對應(yīng)的人投同意票，否則當(dāng)按鈕開關(guān)輸入為0時，表示對應(yīng)的人投反對票；LED模塊中D8表示七人表決的結(jié)果，當(dāng)同意數(shù)大于3人的時候，D8點(diǎn)亮表示一致同意，否則D8熄滅表示一致反對，同時使用試驗(yàn)臺的數(shù)碼管分別顯示同意的人數(shù)及不同意的人數(shù)。七個人開始投票表決統(tǒng)計同意的人數(shù)j判斷j是否大于3333333333333333333333

4、3333333333于3D8點(diǎn)亮YND8熄滅大板顯示統(tǒng)計結(jié)果中同意的人數(shù)四、流程圖設(shè)計五、程序設(shè)計：該程序設(shè)計使用VHDL語言編寫來實(shí)現(xiàn)工程的仿真運(yùn)行：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity feng isport ( reset : in std_logic ; xin: in std_logic_vector ( 6 downto 0 ); sel: out std_logic; xout : out std_logic_vector ( 3 downto 0 )； xo

5、ut0 ：out std logic vector （3 downto 0） );end entity ;architecture bev of feng isbegin process ( xin )variable j: integer :=0; begin j:=0; for i in 0 to 6 loop if xin(i)=1 then j:=j+1; end if; end loop;case j is when 0 = xout xout xout xout xout xout xout xout null; end case;case j is when 7 = xout x

6、out xout xout xout xout xout xout null; end case;if j3 thensel=1;else sel=0;end if;end process;end architecture bev;六、實(shí)驗(yàn)過程及截圖 1、打開Quartus II軟件2、創(chuàng)建工程 3、運(yùn)行程序4、選擇器原理圖 5、仿真調(diào)試6、引腳綁定 七、設(shè)計總結(jié)： 在設(shè)計的過程中，我熟悉了Quartus II的基本使用方法，熟悉了EDA程序的運(yùn)行環(huán)境，對各個運(yùn)行器件及操作按鈕有了新的認(rèn)識和了解，熟悉了VHDL語言，能夠利用VHDL語言實(shí)現(xiàn)簡單基本的程序，同時也了解了試驗(yàn)臺上大板和小板的數(shù)碼管

7、的極性。在對按鍵K1-K7進(jìn)行統(tǒng)計時，采用了按位統(tǒng)計的方法，利用簡單的FOR循環(huán)。通過這次EDA的課程設(shè)計，我進(jìn)一步的了解了EDA的編程技術(shù)及其應(yīng)用。EDA作為現(xiàn)在電子行業(yè)的熱門技術(shù)之一，有著較強(qiáng)的專業(yè)性和實(shí)用性 ，而此次的EDA小學(xué)期給我們接觸EDA技術(shù)的機(jī)會，同時為以后的就業(yè)提供了很好的演練平臺。八、實(shí)驗(yàn)心得通過這段時間的EDA課程設(shè)計，我更加熟練的掌握了EDA開發(fā)的基本流程，熟練地使用Quartus II軟件進(jìn)行編程，在老師和同學(xué)的幫助下，順利完成了七人表決器的相關(guān)設(shè)計，在此表示感謝。此外，我還在課程設(shè)計的過程中，發(fā)現(xiàn)自身的許多不足之處，在今后的學(xué)習(xí)中還需要更加的努力，加強(qiáng)這些方面的學(xué)習(xí)和鍛煉。九、參考文獻(xiàn)：1 延明，張亦化.數(shù)字電路EDA技術(shù)入門.北京:郵