數(shù)字電路資料

1、數(shù)字電路資料第1章 邏輯代數(shù)基礎(chǔ)1.1 概述1.1.1 數(shù)字信號和數(shù)字電路。1、數(shù)字信號與模似信號模擬信號 幅度隨時間連續(xù)變化數(shù)字信號 斷續(xù)變化（離散變化），時間上和幅值上均離散化，多采用0、1二種數(shù)值組成。模擬信號，脈沖信號，數(shù)字信號如圖所示。脈沖信號模擬信號數(shù)字信號2、模擬電路與數(shù)字電路模擬電路 傳輸或處理模擬信號的電路，如：電壓、功率放大等；數(shù)字電路 處理、傳輸、存儲、控制、加工、算運算、邏輯運算、數(shù)字信號的電路。如測電機轉(zhuǎn)速：電機-光電轉(zhuǎn)換-整形-門控-計數(shù)器-譯碼器-顯示時基電路1.1.2 數(shù)字電路的分類微電子技術(shù)的迅猛發(fā)展導(dǎo)致了數(shù)字電路的飛速發(fā)展。1、 按電路類型分類（1）組合邏輯

2、電路 輸出只與當(dāng)時的輸入有關(guān)，如：編碼器、加減法器、比較器、數(shù)據(jù)選擇器。（2）時序邏輯電路 輸出不僅與當(dāng)時的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。如：觸發(fā)器、計數(shù)器、寄存器2、 按集成度分類SSI MSILSIVLSI 表1.1.1 數(shù)字集成電路分類3、 按半導(dǎo)體的導(dǎo)電類型分類（1） 雙極型電路 （2） 單極型電路1.1.3數(shù)字電路的優(yōu)點1、易集成化。 兩個狀態(tài)“0”和“1”，對元件精度要求低。2、抗干擾能力強，可靠性高。 信號易辨別不易受噪聲干擾。3、便于長期存貯。 軟盤、硬盤、光盤。4、通用性強，成本低，系列多。（國際標(biāo)準(zhǔn)）TTL系例數(shù)字電路、門陣列、可編程邏輯器件。5、保密性好。 容易進(jìn)行加

3、密處理。1.3邏輯函數(shù)及其表示法1.3.1 基本邏輯函數(shù)及運算1、與運算 所有條例都具備事件才發(fā)生開關(guān)：“1” 閉合，“0” 斷開燈：“1” 亮，“0” 滅真值表：把輸入所有可能的組合與輸出取值對應(yīng)列成表。邏輯表達(dá)式： L=K1*K2 (邏輯乘)邏輯符號：原有符號：2、或運算 至少有一個條件具備，事件就會發(fā)生。                   邏輯表達(dá)式：L=K1+K2 （邏輯加）邏輯符號：3、非運算：

4、 結(jié)果與條件相反                   邏輯表達(dá)式： 邏輯符號：1.3.2 幾種導(dǎo)出的邏輯運算一、與非運算、或非運算、與或非運算二、異或運算和同或運算邏輯表達(dá)式：相同為“1”，不同為“0”1.3.3 邏輯函數(shù)及其表示法一、邏輯函數(shù)的建立舉例子說明建立（抽象）邏輯函數(shù)的方法，加深對邏輯函數(shù)概念的理解。例1.3.1 兩個單刀雙擲開關(guān) A和B分別安裝在樓上和樓下。上樓之前，在樓下開燈，上樓后關(guān)燈；反

5、之下樓之前，在樓上開燈，下樓后關(guān)燈。試建立其邏輯式。真值表如下：例1.3.2 比較A、B兩個數(shù)的大小二、邏輯函數(shù)的表示方法1真值表邏輯函數(shù)的真值表具有唯一性。邏輯函數(shù)有n個變量時，共有 個不同的變量取值組合。在列真值表時，變量取值的組合一般按n位二進(jìn)制數(shù)遞增的方式列出。用真值表表示邏輯函數(shù)的優(yōu)點是直觀、明了，可直接看出邏輯函數(shù)值和變量取值之間的關(guān)系。分析邏輯式與邏輯圖之間的相互轉(zhuǎn)換以及如何由邏輯式或邏輯圖列真值表。2邏輯函數(shù)式寫標(biāo)準(zhǔn)與-或邏輯式的方法是：（l）把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組變量的與組合，如 A、B、C三個變量的取值為 110時，則代換后得到的變量

6、與組合為 A B 。（2）把邏輯函數(shù)值為1所對應(yīng)的各變量的與組合相加，便得到標(biāo)準(zhǔn)的與-或邏輯式。3邏輯圖邏輯圖是用基本邏輯門和復(fù)合邏輯門的邏輯符號組成的對應(yīng)于某一邏輯功能的電路圖。例1.3.3 已知真值表，試寫出邏輯式并畫出邏輯圖。邏輯代數(shù)的規(guī)律與化簡2.1 邏輯代數(shù)公理、定理與基本公式變量A的取值只能為0或為1，分別代入驗證。2.2邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律是分析、設(shè)計邏輯電路，化簡和變換邏輯函數(shù)式的重要工具。這些定律和普通代數(shù)相似，有其獨特性。 第式的推廣：由表2.3.4可知，利用吸收律化簡邏輯函數(shù)時，某些項或因子在化簡中被吸收掉，使邏輯函數(shù)式變得更簡單。三、摩根定律&

7、#160; 2.3 邏輯代數(shù)的三個重要規(guī)則一、代入規(guī)則對于任一個含有變量A的邏輯等式，可以將等式兩邊的所有變量A用同一個邏輯函數(shù)替代，替代后等式仍然成立。這個規(guī)則稱為代入規(guī)則。若兩函數(shù)相等，其對偶式也相等。 （可用于變換推導(dǎo)公式）。2.4 邏輯函數(shù)的公式化簡法2 . 4 . 1 化簡的意義與標(biāo)準(zhǔn)一、 化簡邏輯函數(shù)的意義根據(jù)邏輯問題歸納出來的邏輯函數(shù)式往往不是最簡邏輯函數(shù)式，對邏輯函數(shù)進(jìn)行化簡和變換，可以得到最簡的邏輯函數(shù)式和所需要的形式，設(shè)計出最簡潔的邏輯電路。這對于節(jié)省元器件，優(yōu)化生產(chǎn)工藝，降低成本和提高系統(tǒng)的可靠性，提高產(chǎn)品在市場的競爭力是非常重要的。二、邏輯函數(shù)式的幾種常見形式和變換常見

8、的邏輯式主要有5種形式，如邏輯式可表示為三、邏輯函數(shù)的最簡與-或式1.與項最少2.滿足與項最少的前提下，各與項中變量的個數(shù)最少。2 . 4 . 2 邏輯函數(shù)的代數(shù)化簡法一、并項法 2 . 4 . 3 代數(shù)化簡法舉例在實際化簡邏輯函數(shù)時，需要靈活運用上述幾種方法，才能得到最簡與-或式.用卡諾圖化簡邏輯函數(shù)1.應(yīng)用卡諾圖化簡(1)卡諾圖.邏輯函數(shù)還可以用卡諾圖表示。所謂卡諾圖，就是邏輯函數(shù)的一種圖形表示。對n個變量的卡諾圖來說，有2n個小方格組成，每一小方格代表一個最小項。在卡諾圖中，幾何位置相鄰（包括邊緣、四角）的小方格在邏輯上也是相鄰的。圖3.1分別為二變量、三變量和四變量卡諾圖。在卡諾圖的行

9、和列分別標(biāo)出變量及其狀態(tài)。變量狀態(tài)的次序是00，01，11，10，而不是二進(jìn)制遞增的次序00，01，10，11。這樣排列是為了使任意兩個相鄰最小項之間只有一個變量改變（即滿足相鄰性）。小方格也可用二進(jìn)制數(shù)對應(yīng)于十進(jìn)制數(shù)編號，如圖中的四變量卡諾圖，也就是變量的最小項可用m0, m,m,來編號。圖3.1 卡諾圖(2)應(yīng)用卡諾圖表示邏輯函數(shù)應(yīng)用卡諾圖化簡邏輯函數(shù)時，先將邏輯式中的最小項(或邏輯狀態(tài)表中取值為1的最小項)分別用1填入相應(yīng)的小方格內(nèi)，其它的則填0或空著不填。如果邏輯式不是由最小項構(gòu)成，一般應(yīng)先化為最小項或?qū)⑵淞谐鲞壿嫚顟B(tài)表后填寫。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)應(yīng)用卡諾圖化簡邏輯函數(shù)時應(yīng)遵循

10、以下原則：第一、將所有取值為1的相鄰小方格圈起來，但是每個圈內(nèi)1的個數(shù)必須為2n個，即1，2，4，8，。注意邊緣相鄰即最上行與最下行是相鄰的、最左列與最右列也是相鄰的，另外四角也是相鄰的。第二、圈的個數(shù)應(yīng)最少，圈內(nèi)小方格個數(shù)應(yīng)盡可能多。第三、某取值為1的小方格可重復(fù)被圈多次，但每圈內(nèi)必須至少包含一個未曾圈過的最小項。相鄰的兩個最小項可合并為一項并消去一個因子，相鄰的四個最小項可合并為一項并消去兩個因子，依次類推。將合并的結(jié)果相加，即為所求的最小“與或”表達(dá)式。例3.1將用卡諾圖表示并化簡。(答案)邏輯函數(shù)與邏輯圖1、用與非門實現(xiàn)函數(shù)例：用與非門實現(xiàn)函數(shù)用與非門實現(xiàn)函數(shù)的一般方法、將函數(shù)化為最簡

11、與或式。、對最簡與或式兩次求非，變換為最簡與非-與非式。2、用或非門實現(xiàn)函數(shù)用或非門實現(xiàn)函數(shù)的一般方法、將函數(shù)的非函數(shù)化為最簡與或式。、對最簡與或式求非（用摩根定理），求得函數(shù)的最簡或與式.、對最簡或與式兩次求非，變換為最簡或非-或非式。3、用與-或-非門實現(xiàn)函數(shù)用與-或-非門實現(xiàn)函數(shù)的一般方法、將函數(shù)非函數(shù)化為最簡與或式。、對最簡與或式求非，得到其原函數(shù)的最簡與-或-非式，即可用與-或-非門實現(xiàn)之。第三章 組合電路的分析與設(shè)計方法一、概述組合邏輯電路：在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關(guān)的電路。生活中組合電路的實例（電子密碼鎖，銀行取款機等）電路結(jié)構(gòu)：由邏輯

12、門電路組成。電路特點：沒有記憶單元，沒有從輸出反饋到輸入的回路。說明：本節(jié)討論的是SSI電路的分析和設(shè)計方法。二、組合邏輯電路的分析方法提問：1.描述組合邏輯電路邏輯功能的方法主要有？（邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。）2.各種表示法之間的相互轉(zhuǎn)換？組合邏輯電路的分析與設(shè)計相當(dāng)于是各種表示法之間的相互轉(zhuǎn)換?；痉治龇椒ǚ治觯航o定邏輯電路，求邏輯功能。步驟： 1給定邏輯電路輸出邏輯函數(shù)式一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達(dá)式，從而寫出整個邏輯電路的輸出對輸入變量的邏輯函數(shù)式。必要時，可進(jìn)行化簡，求出最簡輸出邏輯函數(shù)式。2列真值表將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取

13、值組合代入輸出邏輯函數(shù)式，求出相應(yīng)的輸出狀態(tài)，并填入表中，即得真值表。3分析邏輯功能通常通過分析真值表的特點來說明電路的邏輯功能。二、分析舉例例1：試分析圖3-3所示邏輯電路的功能。（1）邏輯表達(dá)式（2）真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 1 1 1 0 11 1 1 1（3）判斷：多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出 F為0,因此該電路為少數(shù)服從多數(shù)電路， 稱表決電路。三、組合邏輯電路的設(shè)計方法一、基本設(shè)計方法設(shè)計：設(shè)計要求邏輯圖。步驟（與分析相反）:1分析設(shè)計要求列真值表根據(jù)題意設(shè)輸入變量和輸出函數(shù)并邏輯賦值

14、，確定它們相互間的關(guān)系，然后將輸入變量以自然二進(jìn)制數(shù)順序的各種取值組合排列，列出真值表。2根據(jù)真值表寫出輸出邏輯函數(shù)表達(dá)式3對輸出邏輯函數(shù)進(jìn)行化簡代數(shù)法或卡諾圖法4根據(jù)最簡輸出邏輯函數(shù)式畫邏輯圖。最簡與一或表達(dá)式、與非表達(dá)式、或非表達(dá)式、與或非表達(dá)式、其它表達(dá)式二、設(shè)計舉例例：半加器的設(shè)計（1）半加器真值（2）輸出函數(shù)（3）邏輯圖（4）邏輯符號編碼器與譯碼器一、二進(jìn)制編碼器1、二進(jìn)制編碼器：用n位二進(jìn)制代碼對個信號進(jìn)行編碼的電路。2、電路圖：所下圖所示為3位二進(jìn)制編碼器。輸入：I0I7為8個需要編碼的信號輸出：Y2、Y1、Y0為三位二進(jìn)制代碼由于該編碼器有8個輸入端，3個輸出端，故稱8線一3線

15、編碼器。3、輸出邏輯函數(shù)提問：為什么I0 未畫在圖中，且未出現(xiàn)在表達(dá)式中？或者：一般編碼器輸入的編碼信號為什么是相互排斥的？編碼器在任何時刻只能對一個輸入信號進(jìn)行編碼，不允許有兩個或兩個以上的輸入信號同時請求編碼，否則輸出編碼會發(fā)生混亂。這就是說，I0 、I1 I7 這8個編碼信號是相互排斥的。在 I1I7 為0時，輸出就是 的編碼，故 未畫。4、真值表。5、分析輸入信號為高電平有效（有效：表示有編碼請求）輸出代碼編為原碼（對應(yīng)自然二進(jìn)制數(shù)）二、二一十進(jìn)制編碼器提問：為什么要用二一十進(jìn)制編碼器？人們習(xí)慣用十進(jìn)制，而數(shù)字電路只識別二進(jìn)制，則需要相互轉(zhuǎn)換。例如：鍵盤編碼器1、二一十進(jìn)制編碼器：將0

16、9十個十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。2、邏輯電路圖需要編碼的10個輸入信號：I0I9輸出4位二進(jìn)制代碼：Y3、Y2、Y1、Y03、輸出邏輯函數(shù)4、真值表。5、分析當(dāng)編碼器某一個輸入信號為1而其它輸入信號都為0時，則有一組對應(yīng)的數(shù)碼輸出，如 I71時，Y3 Y2 Y1 Y00111。輸出數(shù)碼各位的權(quán)從高位到低位分別為8、4、2、1。因此，圖6.3.2所示電路為8421BCD碼編碼器。由表可看出，該編碼器輸入 I0I9 這10個編碼信號也是相互排斥的。四、譯碼器譯碼是編碼的逆過程。譯碼：將表示特定意義信息的二進(jìn)制代碼翻譯出來。譯碼器：實現(xiàn)譯碼功能的電路。二進(jìn)制譯碼原則：用n位二進(jìn)制代碼可以表示個

17、信號.則，對n位代碼譯碼時，應(yīng)由 來確定譯碼信號位數(shù)N。提問：8位電話號碼能供多少用戶使用？（電話號碼為十進(jìn)制）（一）二進(jìn)制譯碼器1、二進(jìn)制譯碼器：將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號的電路。2、MSI譯碼器CT74LS138由于它有3個輸入端、8個輸出端，因此，又稱3線一8線譯碼器。（1）邏輯圖。輸入端：A2 、A1 、A0 ，為二進(jìn)制代碼；輸出端：，低電平有效；使能端：STA（高電平有效）、（低電平有效）和 （低電平有效），且。（2）真值表。 3線一8譯碼器CT74LS138的真值表（3）邏輯功能：（1）當(dāng)STA0，或+=1時，EN0，譯碼器禁止譯碼，輸出都為高電平1。（2）當(dāng)STA1且+=1

18、時，EN1，譯碼器工作，輸出低電平0有效。這時，譯碼器輸出由輸入二進(jìn)制代碼決定輸出邏輯函數(shù)式為（4）全譯碼器：二進(jìn)制譯碼器的輸出將輸入二進(jìn)制代碼的各種狀態(tài)都譯出來了。因此，二進(jìn)制譯碼器又稱全譯碼器，它的輸出提供了輸入變量的全部最小項。（5）功能擴展：用兩片CT74LS138組成4線一16線譯碼器。（利用使能端）CT74LS138（1）為低位片，CT74LS138（2）為高位片。并將高位片的STA和低位片的相連作A3，同時將低位片的和高位片、相連作使能端E，便組成了4線一16線譯碼器。工作情況如下。當(dāng)E1時，兩個譯碼器都不工作，輸出都為高電平1。當(dāng)E1時，譯碼器工作。（1）當(dāng)A30時，低位片CT

19、74LS138(1)工作，這時，輸出由輸入二進(jìn)制代碼A2A1A0決定。由于高位片CT74LS138（2）的STAA30而不能工作，輸出 都為高電平1。（2）當(dāng)A31時，低位片CT74LS138（l）的=A3=1不工作，輸出都為高電平1。高位片CT74LS138（2）的STAA31，=0，處于工作狀態(tài)，輸出由輸入二進(jìn)制A2A1A0決定。五、用譯碼器設(shè)計組合邏輯電路。一、實現(xiàn)原理：提問： 邏輯函數(shù)的標(biāo)準(zhǔn)最小項之和式？譯碼器CT74LS138的輸出邏輯函數(shù)式？由于二進(jìn)制譯碼器的輸出為輸入變量的全部最小項，即每一個輸出對應(yīng)一個最小項Yi=mi（譯碼器輸出高電平）（譯碼器輸出低電平）而任何一個

20、n位變量的邏輯函數(shù)都可變換為最小項之和的標(biāo)準(zhǔn)式， 的取值為0或1，因此，用譯碼器和門電路可實現(xiàn)任何單輸出或多輸出的組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平時，多選用與非門；當(dāng)輸出為高電平時，多選用或門。例1：求輸出函數(shù)例2試用譯碼器和門電路實現(xiàn)邏輯函數(shù)          解：（1）根據(jù)邏輯函數(shù)選用譯碼器。由于邏輯函數(shù)Y中有A、B、C三個變量，故應(yīng)選用3線一8線譯碼器CT74LS138。其輸出為低電平有效，故選用與非門。（2）寫出標(biāo)準(zhǔn)與或表達(dá)式為（3）將邏輯函數(shù)Y和CT74LS138的輸出表達(dá)式進(jìn)行比較。設(shè)AA2、

21、BA1、CA0，比較得（4）畫邏輯電路圖。例3 試用譯碼器設(shè)計一個一位全加器。它能將兩個二進(jìn)制數(shù)及來自低位的進(jìn)位進(jìn)行相加，并產(chǎn)生和數(shù)與進(jìn)位數(shù)。解：（1）分析設(shè)計要求。列出真值表。設(shè)在第i位的兩個二進(jìn)制數(shù)相加，設(shè)被加數(shù)為Ai ，加數(shù)為Bi ，來自低位的進(jìn)位數(shù)為Ci-1 。輸出本位和為Si ，向高位的進(jìn)位數(shù)為Ci 。表6.4.4 全加器的真值表（2）根據(jù)真值表寫輸出邏輯函數(shù)為（3）選擇譯碼器。全加器有三個輸入信號Ai 、Bi 、Ci-1 ，有兩個輸出信號Si 、Ci 。因此選用3線一8線譯碼器CT4LS138和兩個與非門。（4）將Si 、Ci 式和CT74LS138的輸出表達(dá)式進(jìn)行比較。設(shè)AiB2

22、、BiA1、Ci-1A0 ，比較后得（5）畫邏輯電路圖。第四章 觸發(fā)器4.1 概述一、觸發(fā)器的概念復(fù)習(xí)：組合電路的定義？構(gòu)成其電路的門電路有何特點？組合電路與時序電路的區(qū)別？門電路：在某一時刻的輸出信號完全取決于該時刻的輸入信號，沒有記憶作用。觸發(fā)器：具有記憶功能的基本邏輯電路，能存儲二進(jìn)制信息（數(shù)字信息）。觸發(fā)器有三個基本特性：（1）有兩個穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù)碼0和1，無外觸發(fā)時可維持穩(wěn)態(tài)；（2）外觸發(fā)下，兩個穩(wěn)態(tài)可相互轉(zhuǎn)換（稱翻轉(zhuǎn)），已轉(zhuǎn)換的穩(wěn)定狀態(tài)可長期保持下來，這就使得觸發(fā)器能夠記憶二進(jìn)制信息，常用作二進(jìn)制存儲單元。三、觸發(fā)器的邏輯功能描述：特性表、激勵表（又稱驅(qū)動表）、特性方程、

23、狀態(tài)轉(zhuǎn)換圖和波形圖（又稱時序圖）四、觸發(fā)器的分類：根據(jù)邏輯功能不同：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和 觸發(fā)器等。觸發(fā)方式不同：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器等。電路結(jié)構(gòu)不同：基本RS觸發(fā)器，同步觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等。4.2 觸發(fā)器的基本形式4.2.1 基本RS觸發(fā)器一、由與非門組成的基本RS觸發(fā)器1電路結(jié)構(gòu)電路組成：兩個與非門輸入和輸出交叉耦合（反饋延時）。如圖4.2.1（a）所示。邏輯符號：圖（b）所示。2邏輯功能 表4.2.1 與非門組成的基本RS觸發(fā)器的特性表二、由或非門組成的基本RS觸發(fā)器電路構(gòu)成：兩個或非門的輸入和輸出交叉耦合而成，圖4.2

24、.2（a）所示。邏輯符號：圖（b）所示。提問：或非門的邏輯功能？工作原理在與非門實現(xiàn)的基本RS觸發(fā)器的基礎(chǔ)上稍作變化?；蚍情T組成的基本RS觸發(fā)器的特性表4.2.2 同步觸發(fā)器為何要用同步觸發(fā)器？基本RS觸發(fā)器的觸發(fā)方式：端的輸入信號直接控制。（電平直接觸發(fā)）在實際工作中，要求觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn)。措施：加入時鐘控制端CP，觸發(fā)器的狀態(tài)翻轉(zhuǎn)按CP節(jié)拍。同步觸發(fā)器（時鐘觸發(fā)器或鐘控觸發(fā)器）：具有時鐘脈沖CP控制的觸發(fā)器。CP：控制時序電路工作節(jié)奏的固定頻率的脈沖信號，一般是矩形波。同步：因為觸發(fā)器狀態(tài)的改變與時鐘脈沖同步。同步觸發(fā)器的翻轉(zhuǎn)時刻：受CP控制觸發(fā)器翻轉(zhuǎn)到何種狀態(tài)：由輸入信號決定一、同

25、步RS觸發(fā)器1電路結(jié)構(gòu)基本RS觸發(fā)器 + 兩個鐘控門G3、G4，如圖4.2.3（a）所示。邏輯符號：圖（b）所示。鐘控端（CP端）：時鐘脈沖輸入端。2邏輯功能工作原理。當(dāng)CP0時，G3、G4被封鎖，都輸出1，觸發(fā)器的狀態(tài)保持不變，表4.2.2 同步RS觸發(fā)器的特性表3驅(qū)動表4特性方程5狀態(tài)轉(zhuǎn)換圖觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀不變時，對輸入信號（R、S）提出的要求。根據(jù)驅(qū)動表可畫出狀態(tài)轉(zhuǎn)換圖。圓圈：觸發(fā)器的穩(wěn)定狀態(tài)箭頭：在CP作用下狀態(tài)轉(zhuǎn)換的情況標(biāo)注的R、S值：觸發(fā)器狀態(tài)轉(zhuǎn)換的條件。二、同步D觸發(fā)器1電路結(jié)構(gòu)為了避免同步RS觸發(fā)器出現(xiàn)R=S=1的情況，可在R和S之間接入非門G5 ，如

26、圖4.2.6（a）所示。邏輯符號：圖4.2.6（b）所示。2邏輯功能回憶：同步RS觸發(fā)器的邏輯功能？表4.2.2 同步RS觸發(fā)器的特性表根據(jù)特性表可得到在CP1時的同步D觸發(fā)器的驅(qū)動表。表4.2.5 同步D觸發(fā)器的驅(qū)動表三、同步JK觸發(fā)器1電路結(jié)構(gòu)克服同步RS觸發(fā)器在RS1時出現(xiàn)不定狀態(tài)的另一種方法：將觸發(fā)器輸出端Q和 狀態(tài)反饋到輸入端，這樣，G3和G4的輸出不會同時出現(xiàn)0，從而避免了不定狀態(tài)的出現(xiàn)。J、K端相當(dāng)于同步RS觸發(fā)器的S、R端。電路如圖4.2.9所示。邏輯符號：圖（b）所示。2邏輯功能可將同步JK觸發(fā)器看成同步RS觸發(fā)器來分析。有工作原理。（邊分析邊列特性表。以下文字不寫板書。）當(dāng)

27、CP0時，G3和G4被封鎖，保持。當(dāng)CP1時，G3、G4解除封鎖，輸入J、K端的信號可控制觸發(fā)器的狀態(tài)。表4.2.6 同步JK觸發(fā)器的特性表（CP=1時）根據(jù)特性表可得到在CP1時的同步JK觸發(fā)器的驅(qū)動表。表4.2.7 同步JK觸發(fā)器的驅(qū)動表四、同步觸發(fā)器的空翻觸發(fā)器的空翻：在CP為高電平1期間，如同步觸發(fā)器的輸入信號發(fā)生多次變化時，其輸出狀態(tài)也會相應(yīng)發(fā)生多次變化的現(xiàn)象。產(chǎn)生空翻的原因：電平觸發(fā)方式，在CP高電平期間有效觸發(fā)同步觸發(fā)器由于存在空翻，不能保證觸發(fā)器狀態(tài)的改變與時鐘脈沖同步，它只能用于數(shù)據(jù)鎖存，而不能用于計數(shù)器、移位寄存器和存儲器等。后面將介紹幾種沒有空翻現(xiàn)象的觸發(fā)器。第五章 時序

28、邏輯電路的分析與設(shè)計方法5.1 概述一、定義：時序邏輯電路（又稱時序電路）：在任何一個時刻的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。二、電路構(gòu)成：存儲電路（主要是觸發(fā)器，且必不可少）+組合邏輯電路（可選）。時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。三、分類根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同分為：1同步時序邏輯電路：所有觸發(fā)器的時鐘輸入端CP都連在一起，在同一個時鐘脈沖 CP作用下，凡具備翻轉(zhuǎn)條件的觸發(fā)器在同一時刻狀態(tài)翻轉(zhuǎn)。觸發(fā)器狀態(tài)的更新和時鐘脈沖CP是同步的。2異步時序邏輯電路時鐘脈沖CP只接部分觸發(fā)器的時鐘輸入端，其余觸發(fā)器則由電路內(nèi)部信號觸發(fā)。因此，凡具備翻轉(zhuǎn)條件的觸發(fā)

29、器狀態(tài)的翻轉(zhuǎn)有先有后，并不都和時鐘脈沖CP同步。計數(shù)器中，時鐘脈沖CP又稱為計數(shù)脈沖。5.2 時序邏輯電路的分析方法時序邏輯電路的分析：根據(jù)給定的電路，寫出它的方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖和時序圖，而后分析出它的功能。5.2.1 同步時序邏輯電路的分析方法同步時序邏輯電路中，所有觸發(fā)器都由同一個時鐘脈沖信號CP來觸發(fā)，都對應(yīng)相同的電平或邊沿狀態(tài)更新。所以，可以不考慮時鐘條件。一、基本分析步驟1寫方程式（1）輸出方程。時序邏輯電路的輸出邏輯表達(dá)式，它通常為現(xiàn)態(tài)的函數(shù)。（2）驅(qū)動方程。各觸發(fā)器輸入端的邏輯表達(dá)式。即J=？，K=？，D=？（3）狀態(tài)方程。將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程

30、中，便得到該觸發(fā)器的次態(tài)方程。時序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達(dá)式組成。JK F/F和D F/F的特性方程？2列狀態(tài)轉(zhuǎn)換真值表將外輸入信號和現(xiàn)態(tài)作為輸入，次態(tài)和輸出作為輸出，列出狀態(tài)轉(zhuǎn)換真值表。觸發(fā)器的邏輯功能的表示方法有哪些？相互轉(zhuǎn)換？特別：與或式真值表？3邏輯功能的說明根據(jù)狀態(tài)轉(zhuǎn)換真值表來說明電路的邏輯功能。4畫狀態(tài)轉(zhuǎn)換圖和時序圖狀態(tài)轉(zhuǎn)換圖：電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。時序圖：在時鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。二、分析舉例例.1 試分析如圖所示電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。解：分析步驟由電路可看出，時鐘脈沖CP加在每個觸發(fā)器的時鐘脈沖輸入端上。因此它

31、是一個同步時序邏輯電路，時鐘方程可以不寫。三個JK觸發(fā)器的狀態(tài)更新時刻都對應(yīng)CP的下降沿。1寫方程式2狀態(tài)轉(zhuǎn)換真值表由狀態(tài)方程，可列狀態(tài)轉(zhuǎn)換真值表。   3邏輯功能說明由狀態(tài)轉(zhuǎn)換真值表，在輸入第6個計數(shù)脈沖CP后，返回原來的狀態(tài)，同時輸出端Y輸出一個進(jìn)位脈沖。因此為同步六進(jìn)制計數(shù)器。4畫狀態(tài)轉(zhuǎn)換圖和時序圖 根據(jù)狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換圖。圓圈內(nèi)表示電路的一個狀態(tài)，箭頭表示電路狀態(tài)的轉(zhuǎn)換方向（現(xiàn)態(tài)次態(tài)）箭頭線上方標(biāo)注的XY為轉(zhuǎn)換條件，X為轉(zhuǎn)換前輸入變量的取值，Y為輸出值由于本例沒有輸入變量，故X未標(biāo)上數(shù)值。 根據(jù)狀態(tài)轉(zhuǎn)換真值表時序圖（或稱工作波形圖）。5檢查電路能否自啟動電路應(yīng)

32、有8個工作狀態(tài)，只有6個狀態(tài)被利用了，稱為有效狀態(tài)。還有110和111沒有被利用，稱為無效狀態(tài)。能夠自啟動：如果由于某種原因而進(jìn)入無效狀態(tài)工作時，只要繼續(xù)輸入計數(shù)脈沖CP，電路會自動返回到有效狀態(tài)工作。該電路能夠自啟動。例5.2.2 試分析圖5.2.3所示電路的邏輯功能。并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。解：分析步驟1寫方程式2列狀態(tài)轉(zhuǎn)換真值表由于輸入控制信號X可取0，也可取1，因此，應(yīng)分別列出X0和X1的兩張狀態(tài)轉(zhuǎn)換真值表。  3邏輯功能說明在X0時，電路為加法計數(shù)器；在X1時，電路為減法計數(shù)器。因此，電路為同步四進(jìn)制加/減計數(shù)器。4畫狀態(tài)轉(zhuǎn)換圖和時序圖可畫出X0和X1時的兩個狀

33、態(tài)轉(zhuǎn)換圖。如用一個狀態(tài)轉(zhuǎn)換圖時，則應(yīng)在斜線上方標(biāo)明輸入變量X的取值。畫時序圖。5.2.2 異步時序邏輯電路的分析方法在異步時序邏輯電路中，只有部分觸發(fā)器由計數(shù)脈沖信號源CP觸發(fā)，而其它觸發(fā)器則由電路內(nèi)部信號觸發(fā)。因此，應(yīng)考慮各個觸發(fā)器的時鐘條件，即應(yīng)寫出時鐘方程。各個觸發(fā)器只有在滿足時鐘條件后，其狀態(tài)方程才能使用。否則，狀態(tài)保持不變。這是異步時序邏輯電路在分析方法上和同步時序邏輯電路的根本不同點。例5.2.3 試分析圖7.2.5所示電路的邏輯功能。并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。解：分析步驟FF1的時鐘信號是由Q0端輸出的負(fù)躍變信號來觸發(fā)的，所以是異步時序邏輯電路。1.寫方程式2列狀態(tài)轉(zhuǎn)換真值表狀態(tài)

34、方程只有在滿足時鐘條件后才是有效的。否則將保持不變。3邏輯功能說明，在輸入第5個計數(shù)脈沖時，返回初始的000狀態(tài)，同時Y輸出一個負(fù)躍變的進(jìn)位信號，因此，為五進(jìn)制計數(shù)器。4狀態(tài)轉(zhuǎn)換圖和時序圖第六章施密特觸發(fā)器一、脈沖電路概述獲得脈沖波形的方法主要有兩種：1利用多諧振蕩器直接產(chǎn)生符合要求的矩形脈沖；2是通過整形電路對已有的波形進(jìn)行整形、變換，使之符合系統(tǒng)的要求。二、施密特觸發(fā)器（一）工作原理1特點： 施密特觸發(fā)器有兩個穩(wěn)定狀態(tài)，其維持和轉(zhuǎn)換完全取決于輸入電壓的大小。 電壓傳輸特性特殊，有兩個不同的閾值電壓（正向閾值電壓 和負(fù)向閾值電壓 ） 狀態(tài)翻轉(zhuǎn)時有正反饋過程，從而輸出邊沿陡峭的矩形脈沖。2電壓

35、傳輸特性有兩種情況：左圖中輸入與輸出為反相關(guān)系，右圖中輸入與輸出為同相關(guān)系， 3回差可見：施密特觸發(fā)器的電壓傳輸特性具有滯后特性。4邏輯符號左圖中輸入與輸出為反相關(guān)系，又稱作施密特觸發(fā)器與非門右圖中輸入與輸出為同相關(guān)系，又稱作施密特觸發(fā)器與門5工作波形為施密特觸發(fā)器與門的波形， 為施密特觸發(fā)器與非門的波形（二）施密特觸發(fā)器的應(yīng)用1用于波形變換三角波、正弦波及其它不規(guī)則信號矩形脈沖。圖5.2.6所示為用施密特觸發(fā)器將正弦波變換成同周期的矩形脈沖。2用于脈沖整形當(dāng)傳輸?shù)男盘柺艿礁蓴_而發(fā)生畸變時，可利用施密特觸發(fā)器的回差特性，將受到干擾的信號整形成較好的矩形脈沖，如圖5.2.7所示。3用于脈沖幅度鑒

36、別如輸入信號為一組幅度不等的脈沖，可將輸入幅度大于 的脈沖信號選出來，而幅度小于的脈沖信號則去掉了。5.3 多諧振蕩器特點：1多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個暫穩(wěn)態(tài)。2通過電容的充電和放電，使兩個暫穩(wěn)態(tài)相互交替，從而產(chǎn)生自激振蕩，無需外觸發(fā)。3輸出周期性的矩形脈沖信號，由于含有豐富的諧波分量，故稱作多諧振蕩器。多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器一、 多諧振蕩器概述特點：1多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個暫穩(wěn)態(tài)。2通過電容的充電和放電，使兩個暫穩(wěn)態(tài)相互交替，從而產(chǎn)生自激振蕩，無需外觸發(fā)。3輸出周期性的矩形脈沖信號，由于含有豐富的諧波分量，故稱作多諧振蕩器。二、 對稱式多諧振蕩器（一）電路結(jié)構(gòu)提問：TTL門

37、電路的輸入電阻特性？（二）工作原理該電路是利用RC電路的充、放電分別控制G1和G2的開通與關(guān)閉來實現(xiàn)自激振蕩的。電路進(jìn)入第二暫穩(wěn)態(tài)。寬度與間隔時間相等。三、 石英晶體多諧振蕩器前面介紹的多諧振蕩器的一個共同特點就是振蕩頻率不穩(wěn)定，容易受溫度、電源電壓波動和RC參數(shù)誤差的影響。而在數(shù)字系統(tǒng)中，矩形脈沖信號常用作時鐘信號來控制和協(xié)調(diào)整個系統(tǒng)的工作。因此，控制信號頻率不穩(wěn)定會直接影響到系統(tǒng)的工作，顯然，前面討論的多諧振蕩器是不能滿足要求的，必須采用頻率穩(wěn)定度很高的石英晶體多諧振蕩器。石英晶體具有很好的選頻特性。當(dāng)振蕩信號的頻率和石英晶體的固有諧振頻率 相同時，石英晶體呈現(xiàn)很低的阻抗，信號很容易通過，

38、而其它頻率的信號則被衰減掉。因此，將石英晶體串接在多諧振蕩器的回路中就可組成石英晶體振蕩器，這時，振蕩頻率只取決于石英晶體的固有諧振頻率f0，而與RC無關(guān)第七章 半導(dǎo)體存儲器與可編程邏輯器件一、 概述半導(dǎo)體存儲器以其容量大、體積小、功耗低、存取速度快、使用壽命長等特點，已廣泛應(yīng)用于數(shù)字系統(tǒng)。根據(jù)用途分為兩大類： 1、只讀存儲器 ROM。用于存放永久性的、不變的數(shù)據(jù)。2、隨機存取存儲器RAM。用于存放一些臨時性的數(shù)據(jù)或中間結(jié)果，需要經(jīng)常改變存儲內(nèi)容。二、只讀存儲器2.1 固定ROM的結(jié)構(gòu)和工作原理一、電路組成它由一個二線四線地址譯碼器和一個4×4的二極管存儲矩陣組成。存儲矩陣由二極管或門組成，其輸出為D0D3 。為輸入的地址碼，可產(chǎn)生