實(shí)驗(yàn)一_TTL集成邏輯與非門(mén)參數(shù)的測(cè)試

1、實(shí)驗(yàn)九實(shí)驗(yàn)九 TTLTTL集成邏輯與非門(mén)集成邏輯與非門(mén) 參數(shù)的測(cè)試實(shí)驗(yàn)參數(shù)的測(cè)試實(shí)驗(yàn) 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康膶?shí)驗(yàn)原理實(shí)驗(yàn)原理實(shí)驗(yàn)參考電路實(shí)驗(yàn)參考電路實(shí)驗(yàn)預(yù)習(xí)要求實(shí)驗(yàn)預(yù)習(xí)要求實(shí)驗(yàn)內(nèi)容和步驟實(shí)驗(yàn)內(nèi)容和步驟實(shí)驗(yàn)注意事項(xiàng)實(shí)驗(yàn)注意事項(xiàng)TTLTTL使用注意事項(xiàng)使用注意事項(xiàng)實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)思考題實(shí)驗(yàn)思考題 實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告要求 一一 實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)?zāi)康?了解TTL與非門(mén)各參數(shù)的意義。 掌握TTL集成與非門(mén)主要參數(shù)的測(cè)試方法。 掌握TTL器件的使用規(guī)則。 二二 實(shí)驗(yàn)原理實(shí)驗(yàn)原理 隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，集成電路具有體積小、重量輕、可靠性高、壽命長(zhǎng)、功耗小、成本低和工作速度快等優(yōu)點(diǎn)，因此它在數(shù)字

2、電路領(lǐng)域中，幾乎取代所有分立元件電路。集成邏輯門(mén)是構(gòu)成各種數(shù)字電路的基本邏輯單元，而TTL與非門(mén)是目前使用較普遍的一種基本邏輯門(mén)電路。與非門(mén)主要參數(shù)的測(cè)量是選擇器件與設(shè)計(jì)邏輯電路時(shí)必須掌握的。 本實(shí)驗(yàn)采用74系列雙列直插式四2輸入TTL與非門(mén)74LS00集成芯片進(jìn)行參數(shù)測(cè)試，其外形引腳排列及邏輯符號(hào)如圖2-1-1所示。 圖2-1-1 74LS00外形引腳排列和TTL與非門(mén)邏輯符號(hào) （1）平均功耗PTTL與非門(mén)工作于開(kāi)態(tài)（輸出低電平）和關(guān)態(tài)（輸出高電平）時(shí)，電源電流值是不同的。電路處于穩(wěn)定開(kāi)態(tài)時(shí)的空載功耗稱(chēng)為空載導(dǎo)通功耗PL：PL =IEL VCC式中，IEL 空載導(dǎo)通電源電流；VCC 電源電壓

3、。測(cè)試條件：與非門(mén)的輸入端懸空，輸出空載，VCC=5V。電路處于穩(wěn)定關(guān)態(tài)時(shí)的空載功耗稱(chēng)為空載截止功耗PH：PH =IEHVCC式中，IEH 空載截止電源電流；VCC 電源電壓。測(cè)試條件：與非門(mén)的輸入端至少有一個(gè)接地，輸出空載，VCC=5V。平均功耗：P為電路空載導(dǎo)通功耗PL與空載截止功耗PH的平均值。即：2HLPPP2HLPPP (2) 輸入短路電流IIS輸入短路電流是在輸入端接地時(shí)流經(jīng)輸入端的電流IIS。由于輸入端接地，因此又稱(chēng)它為低電平輸入電流，以IIL表示。它是與非門(mén)的一個(gè)重要參數(shù)，因?yàn)槿攵穗娏骶褪乔凹?jí)門(mén)電路的負(fù)載電流，其大小直接影響前級(jí)電路帶動(dòng)負(fù)載的個(gè)數(shù)，因此IIL越小越好。測(cè)試條件：

4、被測(cè)某個(gè)輸入端通過(guò)電流表接地，其余各輸入端懸空，輸出空載，VCC=5V。 （3）電壓傳輸特性TTL與非門(mén)電壓傳輸特性是指輸出電壓UO隨輸入電壓Ui變化的關(guān)系曲線：UO =f(Ui )電壓傳輸特性的測(cè)試方法可采用逐點(diǎn)測(cè)試法，即利用電位器調(diào)節(jié)被測(cè)輸入電壓Ui，按表212 的要求逐點(diǎn)測(cè)出輸出電壓UO，將數(shù)據(jù)填入表 212 中，根據(jù)測(cè)量的結(jié)果畫(huà)出電壓傳輸特性曲線。電壓傳輸特性曲線可以反映出TTL與非門(mén)UOH，UOL，UON，UOFF等主要特性參數(shù)。 輸出邏輯高電平UOH和輸出邏輯低電平UOL在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平UOH ;飽和區(qū)的輸出電壓為輸出邏輯低電平UOL。 開(kāi)門(mén)電平U

5、ON、關(guān)門(mén)電平UOFF及閾值電壓UTH通常規(guī)定TTL與非門(mén)額定輸出邏輯高、低電平分別為UOH =3V和UOL = 0.35V。在保證輸出為額定高電平(3V)的90(2.7V)的條件下，允許輸入的低電平最大值稱(chēng)為關(guān)門(mén)電平UOFF；在保證輸出為額定低電平(0.35v)的條件下，允許輸入的高電平最小值，稱(chēng)為開(kāi)門(mén)電平UON。一般情況UOFF0.8V，Uon1.8V。 在轉(zhuǎn)折區(qū)內(nèi)，TTL與非門(mén)狀態(tài)發(fā)生急劇的變化，通常將轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓稱(chēng)為T(mén)TL門(mén)的閾值電壓UTH 。一般UTH 1.4V。 （4）扇出系數(shù)NO 扇出系數(shù)NO是指輸出端最多能帶同類(lèi)門(mén)的個(gè)數(shù)。它反映門(mén)電路輸出端驅(qū)動(dòng)負(fù)載的能力。NO=式中

6、，IOlmax UOL不大于0.35V時(shí)允許灌入的最大灌入負(fù)載電流；IIS TTL與非門(mén)的輸入短路電流。測(cè)試方法：通過(guò)調(diào)節(jié)電位器RL的阻值，使輸出電壓UO=0.35V，測(cè)出此時(shí)的負(fù)載電流IOLmax，這就是允許灌入的最大負(fù)載電流。（5）平均傳輸延遲時(shí)間tpd在集成門(mén)電路中由于晶體管開(kāi)關(guān)時(shí)間的影響，使得輸出和輸入之間存在延遲，即存在導(dǎo)通延遲時(shí)間tPHL和截止延遲時(shí)間tPLH。平均傳輸延遲時(shí)間為tpd=tpd的大小反映了TTL門(mén)的開(kāi)關(guān)特性，主要說(shuō)明TTL門(mén)的工作速度。 SOLmaxIII2PLHPHLtt如圖2-1-2所示。圖 212 延遲時(shí)間 由于TTL門(mén)電路的延遲時(shí)間較短，直接測(cè)量時(shí)對(duì)函數(shù)發(fā)生

7、器和示波器的性能要求較高，所以一般采用環(huán)形振蕩器法進(jìn)行測(cè)量。測(cè)量方法：由奇數(shù)個(gè)門(mén)首尾相連組成環(huán)形振蕩器進(jìn)行測(cè)量：tpd=式中，N為門(mén)電路的個(gè)數(shù)，T為環(huán)形振蕩器的振蕩周期。 NT2Nf21三三 實(shí)驗(yàn)參考電路實(shí)驗(yàn)參考電路 與非門(mén)主要參數(shù)IEL，IEH，IIS，NO，tpd測(cè)試電路圖2-1-3 IEH測(cè)試電路原理 圖2-1-4 NO測(cè)試電路原理 圖2-1-5 電壓傳輸特性測(cè)試電路原理 圖2-1-3 IEH測(cè)試電路原理 圖2-1-4 NO測(cè)試電路原理 圖2-1-5 電壓傳輸特性測(cè)試電路原理 圖2-1-6 用環(huán)形振蕩器測(cè)tpd電原理圖 圖2-1-7 IEL測(cè)試電路原理 圖2-1-8 IIS測(cè)試電原理路

8、四四 實(shí)驗(yàn)預(yù)習(xí)要求實(shí)驗(yàn)預(yù)習(xí)要求 預(yù)習(xí)有關(guān)TTL與非門(mén)電路原理，邏輯功能。 了解與非門(mén)參數(shù)的測(cè)試方法及參數(shù)定義。五五 實(shí)驗(yàn)內(nèi)容和步驟實(shí)驗(yàn)內(nèi)容和步驟 （1）驗(yàn)證與非門(mén)74LS00的邏輯功能將與非門(mén)的兩輸入端分別接到數(shù)字邏輯實(shí)驗(yàn)箱的邏輯開(kāi)關(guān)k1和k2上，輸出端接發(fā)光二極管LED。按圖2-1-9連接,并將輸出結(jié)果添入表2-1-1中表表 211 A接K1B接K2Y(LED)圖2-1-9 與非門(mén)邏輯功能測(cè)試ABY00011011表2-1-1 與非門(mén)邏輯功能表（2）分別按圖217，圖213，圖218，圖214，圖216接線，測(cè)出與非門(mén)的主要參數(shù)IEL ，IEH，IIS，NO，tpd ，并將測(cè)試結(jié)果填入表21

9、2中。表表 212 與非門(mén)主要參數(shù)的測(cè)試與非門(mén)主要參數(shù)的測(cè)試（3）測(cè)試與非門(mén)的電壓傳輸特性 按圖215接線，調(diào)節(jié)電位器RL，使I從0V向高電平變化，逐點(diǎn)測(cè)量Ui和 UO對(duì)應(yīng)值，將數(shù)據(jù)填入表213 中。表213 與非門(mén)的電壓傳輸特性 根據(jù)測(cè)量結(jié)果，在坐標(biāo)紙上畫(huà)出與非門(mén)的電壓傳輸特性曲線?？梢詮脑撉€上讀取UOH,UOL,UON, UOFF 等參數(shù)。脈沖參數(shù)IELIEHIILIIHNOtpd測(cè)量值Vi(V)0 0.20.3 0.6 0.8 1.0 1.1 1.2 1.3 1.4 1.5 1.6 1.82 2.53 3.5 44.55Vo(V)六六 實(shí)驗(yàn)注意事項(xiàng)實(shí)驗(yàn)注意事項(xiàng) （1）雙列直插式集成芯片

10、插入方法要正確，一般要將有定位標(biāo)記（缺口）的往左邊，無(wú)缺口邊往右，插入實(shí)驗(yàn)板上。（2）根據(jù)不同的實(shí)驗(yàn)內(nèi)容連接實(shí)驗(yàn)電路圖，正確地連接電阻、電壓表、電流表和示波器等，注意具體的布線原則和方法，器件和連線都要插牢不能松動(dòng)，否則實(shí)驗(yàn)無(wú)法進(jìn)行。（3）測(cè)量時(shí)，最大不要超過(guò)20mA，否則將損壞器件。（4）在測(cè)量平均功耗P時(shí)，由于1片74LS00器件上有4個(gè)與非門(mén)，所以測(cè)試值必須除以4。maxOLI七七 TTLTTL集成電路使用注意事項(xiàng)集成電路使用注意事項(xiàng) （1）正確選擇電源電壓TTL集成電路的電源電壓允許變化范圍一般在4.55.5V之間。在使用時(shí)，不能將電源與地顛倒接反。否則TTL集成電路將會(huì)因?yàn)檫^(guò)大電流而

11、造成器件損壞。（2）不要在輸入端施加超過(guò)電源電壓的信號(hào)。（3）對(duì)輸入端的處理雖然TTL邏輯門(mén)的輸入端懸空相當(dāng)于輸入“1”，但懸空的輸入端比較容易受到外界干擾引起電路的誤動(dòng)作。所以，多輸入邏輯門(mén)沒(méi)有使用的輸入端必須妥善處理，按邏輯門(mén)的功能特點(diǎn)接至相應(yīng)的邏輯電位上。（4） 對(duì)于輸出端的處理一般的TTL電路輸出端不允許直接接到一起，只有集電極開(kāi)路門(mén)（OC門(mén)）和三態(tài)門(mén)可以把輸出端連在一起實(shí)現(xiàn)線與。集成門(mén)電路的輸出更不允許與電源或地短路，否則可能造成器件損壞。 八八 實(shí)驗(yàn)設(shè)備與器材實(shí)驗(yàn)設(shè)備與器材 （1）數(shù)字邏輯實(shí)驗(yàn)箱 1臺(tái)（2）雙蹤示波器 1臺(tái)（3）函數(shù)發(fā)生器 1臺(tái)（4）萬(wàn)用電表 1臺(tái)（5）集成四-2輸入與非門(mén)74LS00 1只（6）多圈電位器 1k 1只（7）電阻 若干 九九 實(shí)驗(yàn)思考題實(shí)驗(yàn)思考題 門(mén)電路的帶負(fù)載能力是什么？ 測(cè)量扇出系數(shù)NO