《計(jì)算機(jī)組成原理》考試復(fù)習(xí)題(共17頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上福師09秋學(xué)期計(jì)算機(jī)組成原理考試復(fù)習(xí)題一本復(fù)習(xí)題頁碼標(biāo)注所用教材為：計(jì)算機(jī)組成原理（第2版）38主唐朔飛2008年1月第2版高等教育出版社書如學(xué)員使用其他版本教材，請(qǐng)參考相關(guān)知識(shí)點(diǎn)一、單項(xiàng)選擇題（每小題2分，共20分）1、現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來組織，在下面的總線結(jié)構(gòu)運(yùn)算器中，單總線結(jié)構(gòu)的操作速度最慢，而（ ）的操作速度最快。A雙總線結(jié)構(gòu) B多總線結(jié)構(gòu) C單總線結(jié)構(gòu) D三總線結(jié)構(gòu)考核知識(shí)點(diǎn)：總線結(jié)構(gòu)，參見P522、微型計(jì)算機(jī)的分類通常以微處理器的（ ）來劃分。A芯片名 B寄存器數(shù)目 C字長(zhǎng) D規(guī)格考核知識(shí)點(diǎn)：微型計(jì)算機(jī)的分類，參見P233、目前的計(jì)算機(jī)中，

2、代碼形式是（ ）。A指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放。B指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放。C指令和數(shù)據(jù)都以二進(jìn)制形式存放。 D指令和數(shù)據(jù)都以十進(jìn)制形式存放?？己酥R(shí)點(diǎn)：機(jī)器指令，參見P3004、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（ ）。A運(yùn)算器 存儲(chǔ)器 控制器 B外部設(shè)備和主機(jī)C主機(jī)和應(yīng)用程序 D配套的硬件設(shè)備和軟件系統(tǒng)考核知識(shí)點(diǎn)：計(jì)算機(jī)的基本組成，參見P85、下列數(shù)中最大的是（ ）。A（）2 = 149 B（227）8 =151C（96）16 =150 D（143）10考核知識(shí)點(diǎn)：各種進(jìn)位制，參見P2936、在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由（ ）完成地址映射。A程序員 B編譯器

3、C裝入程序 D操作系統(tǒng)考核知識(shí)點(diǎn)：虛擬存儲(chǔ)器，參見P1177、由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用（ ）來規(guī)定。A主存中讀取一個(gè)指令字的最短時(shí)間 B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間考核知識(shí)點(diǎn)：機(jī)器周期概念，參見P3758、水平型微指令的特點(diǎn)是（ ）。A一次可以完成多個(gè)操作B微指令的操作控制字段不進(jìn)行編碼C微指令的格式簡(jiǎn)短D微指令的格式較長(zhǎng)考核知識(shí)點(diǎn)：水平微指令的特點(diǎn)，參見P4119、描述流水CPU基本概念中，正確表述的句子是（ ）。 A. 流水CPU是以空間并行性為原理構(gòu)造的處理器 B

4、. 流水CPU一定是RISC機(jī)器 C. 流水CPU一定是多媒體CPUD. 流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)考核知識(shí)點(diǎn)：CPU的基本概念，參見P33710、DMA方式的接口電路中有程序中斷部件，其作用是（ ）。A實(shí)現(xiàn)數(shù)據(jù)傳送B. 向CPU提出總線使用權(quán)C. 向CPU提出傳輸結(jié)束D. 發(fā)中斷請(qǐng)求考核知識(shí)點(diǎn)：DMA的原理，參見P204二、改錯(cuò)題（針對(duì)各題的題意，改正其錯(cuò)誤或補(bǔ)充其不足。每題2分，10分）1、1KB=1000字節(jié)。=1024字節(jié)考核知識(shí)點(diǎn)：存儲(chǔ)單位基本概念，參見P722、 主存儲(chǔ)器和CPU之間增加高速緩沖存儲(chǔ)器的目的是擴(kuò)大CPU中通用寄存器的數(shù)量。目的是解決CPU和主存之間

5、的速度匹配問題考核知識(shí)點(diǎn)：高速緩沖存儲(chǔ)器，參見P1093、 運(yùn)算器的功能就是執(zhí)行加、減、乘、除四則運(yùn)算。運(yùn)算單元（ALU）的基本功能為加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、求補(bǔ)等操作?？己酥R(shí)點(diǎn)：運(yùn)算器的功能，參見P94、 已知x=0.1011，那么-x補(bǔ)為1.0101，x/2補(bǔ)為0.11011。x/2補(bǔ)為0.01011考核知識(shí)點(diǎn)：補(bǔ)碼的計(jì)算，參見P2215、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器。運(yùn)算器一般采用并行加法器?？己酥R(shí)點(diǎn)：運(yùn)算器件，參見P283三、名詞解釋（每題4分，共20分）1、溢出溢出就是超出了機(jī)器數(shù)所能表示的數(shù)據(jù)范圍考

6、核知識(shí)點(diǎn)：數(shù)的表示，參見P2282、 DMADMA即直接存儲(chǔ)器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。數(shù)據(jù)傳遞可以從適配卡到內(nèi)存，從內(nèi)存到適配卡或從一段內(nèi)存到另一段內(nèi)存。DMA技術(shù)的重要性在于，利用它進(jìn)行數(shù)據(jù)傳送時(shí)不需要CPU的參與。工作步驟： 首先由外部設(shè)備發(fā)出DMA傳送請(qǐng)求信號(hào)，或通過程序?qū)MA通道請(qǐng)求觸發(fā)器置1； 如果有2個(gè)以上DMA通道請(qǐng)求信號(hào)有效，8237A的優(yōu)先權(quán)編碼器和裁決器裁決出優(yōu)先級(jí)最高的DMA通道； DMA通過HOLD信號(hào)向CPU發(fā)出總線請(qǐng)求； CPU完成當(dāng)前總線周期以后，回送HLDA信號(hào)，同時(shí)讓出總線權(quán)； DMA獲取總線，驅(qū)動(dòng)DACK信號(hào)有效，該信號(hào)通常用做I/O通道的片選擇信

7、號(hào)，DMA的控制信號(hào)MEMR#和I/OW#，或IOR#和MEMW#成對(duì)有效，控制存儲(chǔ)器和I/O通道之間的數(shù)據(jù)傳送。如果是存儲(chǔ)器到存儲(chǔ)器之間的傳送，一般需要占用2個(gè)DMA通道。 DMA傳送完畢以后，送出EOP信號(hào)，使DACK信號(hào)無效，HRQ信號(hào)無效，DMA釋放總線。考核知識(shí)點(diǎn)：DMA的工作原理，參見P2023、 機(jī)器指令的格式一條指令實(shí)際上包括兩種信息即操作碼和地址碼。操作碼（OperationCode，OP）用來表示該指令所要完成的操作（如加、減、乘、除、數(shù)據(jù)傳送等），其長(zhǎng)度取決于指令系統(tǒng)中的指令條數(shù)。地址碼用來描述該指令的操作對(duì)象，它或者直接給出操作數(shù)，或者指出操作數(shù)的存儲(chǔ)器地址或寄存器地址

8、（即寄存器名）。操作碼+操作數(shù)的地址+操作結(jié)果的存儲(chǔ)地址+下條指令的地址考核知識(shí)點(diǎn)：機(jī)器指令的格式，參見P3004、 指令周期CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時(shí)間總和。 考核知識(shí)點(diǎn)：指令周期的概念，參見P3425、 RISCRISC（精簡(jiǎn)指令集計(jì)算機(jī)）是一種執(zhí)行較少類型計(jì)算機(jī)指令的微處理器考核知識(shí)點(diǎn)：RISC技術(shù)，參見P326四、簡(jiǎn)答題（每題5分，共20分）1、Cache有哪三種基本映像方式？各自優(yōu)缺點(diǎn)是什么？Cache有三種映像方式：全相聯(lián)映像方式，直接映像方式，多路組相聯(lián)映像方式。全相聯(lián)映像方式是指主存中任一個(gè)字（字塊）可以寫入Cache中的任何一個(gè)字（字塊）中。其優(yōu)點(diǎn)是有最大的靈

9、活性。缺點(diǎn)是要確定讀的信息是否在Cache中，必須用原本讀主存的地址與整個(gè)Cacha每一個(gè)單元的標(biāo)志字段比較，電路過于復(fù)雜，成本較高。直接映像方式是指主存的一個(gè)字（字塊）只能映像到Cache的字和字塊中。優(yōu)點(diǎn)是要確定讀的信息是否在Cache中時(shí)原本讀主存的地址與標(biāo)志字段比較的線路簡(jiǎn)單，成本低；缺點(diǎn)是Cache的使用缺乏靈活性，影響命中率。多路組相聯(lián)映相方式是對(duì)全相聯(lián)映相方式和直接映像方式的一種折中的處理方案。它與直接相聯(lián)映像方式的區(qū)別在于每個(gè)主存字塊可以從多個(gè)（例如2，4，8個(gè)，而不是一個(gè)）體中選擇其一完成寫入Cache的操作，它與全相聯(lián)映像的類同之處是把一個(gè)主存字寫進(jìn)Cache時(shí)，可以在Ca

10、che的多個(gè)（而不是任何一個(gè)）個(gè)體中選擇。既有較高的命中率，又使比較線路也不會(huì)太復(fù)雜?？己酥R(shí)點(diǎn)：高速緩沖存儲(chǔ)器，參見P1172、 簡(jiǎn)述浮點(diǎn)運(yùn)算器的作用，它由哪幾部分組成？考核知識(shí)點(diǎn)：浮點(diǎn)運(yùn)算器，參見P2803、試比較基址尋址和變址尋址?？己酥R(shí)點(diǎn)：尋址方式，參見P3104、 舉出CPU中6個(gè)主要寄存器的名稱及功能。指令寄存器IR，存放從CPU讀出的指令數(shù)據(jù)寄存器DR，暫時(shí)存放CPU從主存讀來的一條指令或一個(gè)數(shù)據(jù)字地址寄存器AR，用于保存CPU當(dāng)前要訪問的主存單元或I/O端口地址程序計(jì)數(shù)器PC，用于確定下一條指令在主存中的地址累加寄存器AC，為算數(shù)邏輯單元提供一個(gè)操作數(shù)，并用來輸出操作結(jié)果狀態(tài)

11、寄存器PSW，保存運(yùn)算和測(cè)試的狀態(tài)結(jié)果考核知識(shí)點(diǎn)：CPU的寄存器，參見P338五、計(jì)算題（10分）設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算： A=11/64，B=-15/32，求A+B考核知識(shí)點(diǎn)：補(bǔ)碼運(yùn)算，參見P234-P274A=（1011）2/2 6 ，所以將1011小數(shù)點(diǎn)左移6位，即可得A=（0.）2。六、設(shè)計(jì)題（每題10分，共20分）1、設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問：（1）如果存儲(chǔ)器由512k×8位SRAM芯片組成，需要多少片？（2）需要多少位地址作芯片選擇？（3）畫出存儲(chǔ)體的組成框圖。（1） .(220/219)*(32/8)=2*4=8片（2

12、） .需要1位地址線作芯片選擇（3） .很簡(jiǎn)單，省略 考核知識(shí)點(diǎn)：存儲(chǔ)器的容量擴(kuò)展及其與CPU的連接，參見P912、 機(jī)有五個(gè)中斷源L0、L1、L2、L3、L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序?yàn)長(zhǎng)0L1L2L3L4，現(xiàn)要求中斷處理次序?yàn)長(zhǎng)1L4L0L3L2，根據(jù)下示格式，請(qǐng)寫出各中斷源的屏蔽字。中斷源屏蔽字1 2 3 4 5L0L1L2L3L4考核知識(shí)點(diǎn)：中斷系統(tǒng)，參見P358設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：中斷源        屏蔽字0    1    2    3

13、    4L0 1 1 0 0 0L1 0 1 0 0 0L2 1 1 1 1 0L3 1 1 0 1 0L 4     1     1 1 1 1   福師09秋學(xué)期計(jì)算機(jī)組成原理考試復(fù)習(xí)題二一、單項(xiàng)選擇題（每小題2分，共20分）1、馮·諾伊曼機(jī)工作方式的基本特點(diǎn)是（ ）。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存儲(chǔ)器按內(nèi)容選擇地址考核知識(shí)點(diǎn)：馮·諾伊曼機(jī)，參見P82、微型計(jì)算機(jī)的分類通常以微處理器的（ ）來劃分。A芯片名 B寄存器數(shù)目 C字長(zhǎng) D規(guī)格考核知

14、識(shí)點(diǎn)：微型計(jì)算機(jī)的分類，參見P233、將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有價(jià)值的信息，我們稱其為（ ）。A數(shù)據(jù)處理 B輔助設(shè)計(jì) C實(shí)時(shí)控制 D數(shù)值計(jì)算考核知識(shí)點(diǎn)：計(jì)算機(jī)的應(yīng)用，參見P284、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來解決（ ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足考核知識(shí)點(diǎn)：存儲(chǔ)器的層次結(jié)構(gòu)，參見P705、計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ ）。ARAM存儲(chǔ)器 BROM存儲(chǔ)器 C主存儲(chǔ)器 D主存儲(chǔ)器和外存儲(chǔ)器考核知識(shí)點(diǎn)：存儲(chǔ)器系統(tǒng)基本概念，參見P686、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是（ ）。A48B46C36D32考核知識(shí)點(diǎn)：系統(tǒng)總線，參

15、見P437、某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（ ）。A 1MB B 512KB C 256K D 256KB考核知識(shí)點(diǎn)：系統(tǒng)總線，參見P438、常用的虛擬存儲(chǔ)系統(tǒng)由（ ）兩級(jí)存儲(chǔ)器組成。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存考核知識(shí)點(diǎn)：高速緩沖存儲(chǔ)器，參見P1099、存儲(chǔ)字長(zhǎng)是指（ ）。A存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合B存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)C. 存儲(chǔ)單元的個(gè)數(shù)D. 機(jī)器指令的位數(shù)考核知識(shí)點(diǎn)：存儲(chǔ)字長(zhǎng)概念，參見P6810、集中式總線控制中，（ ）方式對(duì)電路故障最敏感。A鏈?zhǔn)讲樵傿計(jì)數(shù)器定時(shí)查詢C獨(dú)立請(qǐng)求D總線式考核知識(shí)點(diǎn)：總線仲裁，參

16、見P57二、改錯(cuò)題（針對(duì)各題的題意，改正其錯(cuò)誤或補(bǔ)充其不足。每題2分，10分）1、在計(jì)算機(jī)系統(tǒng)中，除CPU外的其它部件和設(shè)備都稱為外圍設(shè)備?？己酥R(shí)點(diǎn)：計(jì)算機(jī)的組成，參見P82、單總線結(jié)構(gòu)系統(tǒng)是指：各大功能部件之間用一根信號(hào)線連接?？己酥R(shí)點(diǎn)：?jiǎn)慰偩€結(jié)構(gòu)，參見P523、在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，一般由裝入程序完成地址映射。考核知識(shí)點(diǎn)：虛擬存儲(chǔ)器，參見P1094、在寄存器尋址方式中，指定寄存器中存放的是操作數(shù)地址?？己酥R(shí)點(diǎn)：尋址方式，參見P3105、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器?？己酥R(shí)點(diǎn)：運(yùn)算器件，參見P283三、名詞解釋（每題4分，共20分

17、）1、鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞?用3條控制線進(jìn)行控制:BS(總線忙); BR(總線講求); BG(總線允許).特征:將BG串行地從一部件(I/O接口)送到下一個(gè)部件,直到到達(dá)有請(qǐng)求的部件為止.優(yōu)先權(quán)位置:離總線控制器最近的部件具有最高使用權(quán),離它越遠(yuǎn),優(yōu)先權(quán)越低.電路:鏈?zhǔn)讲樵兛拷涌诘膬?yōu)先權(quán)排隊(duì)電路實(shí)現(xiàn).考核知識(shí)點(diǎn)：總線控制，參見P572、Cache高速緩沖存儲(chǔ)器 一種特殊的存儲(chǔ)器子系統(tǒng)，其中復(fù)制了頻繁使用的數(shù)據(jù)以利于快速訪問。存儲(chǔ)器的高速緩沖存儲(chǔ)器存儲(chǔ)了頻繁訪問的 RAM 位置的內(nèi)容及這些數(shù)據(jù)項(xiàng)的存儲(chǔ)地址。當(dāng)處理器引用存儲(chǔ)器中的某地址時(shí)，高速緩沖存儲(chǔ)器便檢查是否存有該地址。如果存有該地址，則

18、將數(shù)據(jù)返回處理器；如果沒有保存該地址，則進(jìn)行常規(guī)的存儲(chǔ)器訪問。因?yàn)楦咚倬彌_存儲(chǔ)器總是比主RAM 存儲(chǔ)器速度快，所以當(dāng) RAM 的訪問速度低于微處理器的速度時(shí)，常使用高速緩沖存儲(chǔ)器?？己酥R(shí)點(diǎn)：Cache，參見P1173、 程序中斷方式當(dāng)主機(jī)啟動(dòng)外設(shè)后，無需等待查詢，而是繼續(xù)執(zhí)行原來的程序，外設(shè)在做好輸入輸出準(zhǔn)備時(shí)，向主機(jī)發(fā)出中斷請(qǐng)求，主機(jī)接到請(qǐng)求后就暫時(shí)中止原來執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空?qǐng)求進(jìn)行處理，在中斷處理完畢后返回原來的程序繼續(xù)執(zhí)行。顯然，程序中斷不僅適用于外部設(shè)備的輸入輸出操作，也適用于對(duì)外界發(fā)生的隨機(jī)事件的處理。程序中斷在信息交換方式中處理最重要的地位，它不僅允許主機(jī)和外

19、設(shè)同時(shí)并行工作，并且允許一臺(tái)主機(jī)管理多臺(tái)外設(shè)，使它們同時(shí)工作。但是完成一次程序中斷還需要許多輔助操作，當(dāng)外設(shè)數(shù)目較多時(shí)，中斷請(qǐng)求過分頻繁，可能使CPU應(yīng)接不暇；另外，對(duì)于一些高速外設(shè)，由于信息交換是成批的，如果處理不及時(shí)，可能會(huì)造成信息丟失，因此，它主要適用于中、低速外設(shè)?？己酥R(shí)點(diǎn)：程序中斷方式，參見P1944、 變址尋址在通用寄存器中，有些寄存器可作為變址寄存器。把變址寄存器的內(nèi)容（通常是首地址）與指令地址碼部分給出的地址（通常是位移量）之和作為操作數(shù)的地址來獲得所需要的操作數(shù)就稱為變址尋址?？己酥R(shí)點(diǎn)：尋址方式，參見P3105、 CISC復(fù)雜指令集計(jì)算機(jī)考核知識(shí)點(diǎn)：CISC參見P333四

20、、簡(jiǎn)答題（每題5分，共20分）1、簡(jiǎn)述總線的串行傳送、并行傳送、復(fù)用傳送三種基本信息傳輸方式的特點(diǎn)。當(dāng)信息以串行方式傳送時(shí)，只有一條傳輸線，且采用脈沖傳送。在串行傳送時(shí)，按順序來傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位的脈沖信號(hào)，每次一位，通常以第一個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位，最后一個(gè)脈沖信號(hào)表示數(shù)碼的最高有效位。串行傳送的優(yōu)點(diǎn)只需要一條傳輸線，成本比較低廉。用并行方式傳送二進(jìn)制信息時(shí)，對(duì)每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線。并行傳送一般采用電位傳送。分時(shí)傳送的概念之一是總線復(fù)用方式：某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。分時(shí)傳送的另一個(gè)概念是共享總線的部件分時(shí)使用總線所謂復(fù)用傳送就是指多個(gè)用戶共享

21、公用信道的一種機(jī)制，目前最常見的主要有時(shí)分多路復(fù)用、頻分多路復(fù)用和碼分多路復(fù)用等,優(yōu)點(diǎn)在于:為了各子系統(tǒng)的信息能有效及時(shí)的被傳送，為了不至于彼此間的信號(hào)相互干擾和避免物理空間上過于擁擠, 復(fù)用傳送又分為時(shí)分多路復(fù)用（TDMA）頻分多路復(fù)用（FDMA）碼分多路復(fù)用（CDMA）考核知識(shí)點(diǎn)：總線的基本概念，參見P412、動(dòng)態(tài)MOS存儲(chǔ)器為什么要刷新？常用的刷新方式有哪幾種？動(dòng)態(tài)MOS存儲(chǔ)單元存儲(chǔ)信息的原理，是利用MOS管柵極電容具有暫時(shí)存儲(chǔ)信息的作用。但由于漏電流的存在，柵極電容上存儲(chǔ)的電荷不可能長(zhǎng)久保持不變，因此為了及時(shí)補(bǔ)充漏掉的電荷，避免存儲(chǔ)信息丟失，需要定時(shí)地給柵極電容補(bǔ)充電荷，通常把這種操作

22、稱作刷新或再生。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。 集中式刷新：在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫或維持周期，而逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。分散式刷新：把一個(gè)存儲(chǔ)系統(tǒng)周期tc分為兩半，周期前半段時(shí)間tm用來讀/寫操作或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。這樣，每經(jīng)過128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。異步式刷新：前兩種方式的結(jié)合。考核知識(shí)點(diǎn)：動(dòng)態(tài)MOS存儲(chǔ)器的刷新，參見P863、簡(jiǎn)述主存和輔存的區(qū)別?？己酥R(shí)點(diǎn)：主存與輔存，參見P72-P1236、 一個(gè)較完善的指令系

23、統(tǒng)應(yīng)包括哪幾類？包括數(shù)據(jù)傳送類指令、算術(shù)運(yùn)算類指令、邏輯運(yùn)算類指令、程序控制類指令、I/O類指令、字符串類指令、系統(tǒng)控制類指令?？己酥R(shí)點(diǎn)：指令系統(tǒng)的基本概念，參見P300五、計(jì)算題（10分）已知A=0.1011，B=-0.0101，求A+B補(bǔ)考核知識(shí)點(diǎn)：加法運(yùn)算，參見P237六、設(shè)計(jì)題（每題10分，共20分）1、利用1M*8位的DRAM芯片設(shè)計(jì)2M*8位的DRAM存儲(chǔ)器?？己酥R(shí)點(diǎn)：存儲(chǔ)器的容量擴(kuò)展及其與CPU的連接，參見P912、 機(jī)有五個(gè)中斷源L0、L1、L2、L3、L4，按中斷響應(yīng)的優(yōu)先次序由高向低排序?yàn)長(zhǎng)0L1L2L3L4，現(xiàn)要求中斷處理次序?yàn)長(zhǎng)1L4L0L3L2，根據(jù)下示格式，請(qǐng)寫

24、出各中斷源的屏蔽字。中斷源屏蔽字1 2 3 4 5L0L1L2L3L4考核知識(shí)點(diǎn)：中斷系統(tǒng)，參見P358福師09秋學(xué)期計(jì)算機(jī)組成原理考試復(fù)習(xí)題三本復(fù)習(xí)題頁碼標(biāo)注所用教材為：計(jì)算機(jī)組成原理（第2版）38主唐朔飛2008年1月第2版高等教育出版社書如學(xué)員使用其他版本教材，請(qǐng)參考相關(guān)知識(shí)點(diǎn)一、單項(xiàng)選擇題（每小題2分，共20分）1、我國(guó)在（ ）年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于（ ）年完成。 A1946 1958 B1950 1968 C1958 1961 D1959 1965考核知識(shí)點(diǎn)：計(jì)算機(jī)的發(fā)展史，見P202、 Pentium微型計(jì)算機(jī)中乘除法部件位于（ ）中。 ACPU

25、 B接口 C控制器 D專用芯片考核知識(shí)點(diǎn)：計(jì)算機(jī)的組成，見P83、 沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在（ ） 。 ARAM BROM CRAM和ROM DCPU考核知識(shí)點(diǎn)：存儲(chǔ)器，見P24、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來解決（ ）的問題。A存儲(chǔ) B外存 C主存容量不足 D外存容量不足考核知識(shí)點(diǎn)：存儲(chǔ)器的層次結(jié)構(gòu)，參見P705、微程序放在（ ）中。ARAM B控制存儲(chǔ)器 C指令寄存器 D內(nèi)存儲(chǔ)器考核知識(shí)點(diǎn)：微程序的設(shè)計(jì)，參見P4036、主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是（ ）。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存容量C既擴(kuò)大主存容量，又提高了存取速度D擴(kuò)大輔存容

26、量考核知識(shí)點(diǎn)：高速緩沖存儲(chǔ)器，參見P7、下列有關(guān)運(yùn)算器的描述中（ ）是正確的。 A只作算術(shù)運(yùn)算，不作邏輯運(yùn)算 B只作加法C能暫時(shí)存放運(yùn)算結(jié)果 D以上答案都不對(duì)考核知識(shí)點(diǎn)：計(jì)算機(jī)的組成，參見P88、某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ ）。 A8，512 B512，8 C18，8 D19，8考核知識(shí)點(diǎn)：系統(tǒng)總線，參見P439、 相聯(lián)存儲(chǔ)器是按（ ）進(jìn)行尋址的存儲(chǔ)器。 A地址指定方式 B堆棧存取方式 C內(nèi)容指定方式 D地址指定與堆棧存取方式結(jié)合考核知識(shí)點(diǎn)：相聯(lián)存儲(chǔ)器，參見P11710、存放欲執(zhí)行指令的寄存器是（ ）。AMARBPCCMDRDIR?？己?/p>

27、知識(shí)點(diǎn)：寄存器，參見P338二、改錯(cuò)題（針對(duì)各題的題意，改正其錯(cuò)誤或補(bǔ)充其不足。每題2分，10分）1、在計(jì)算機(jī)系統(tǒng)中，除CPU外的其它部件和設(shè)備都稱為外圍設(shè)備?？己酥R(shí)點(diǎn)：計(jì)算機(jī)的基本組成，參見P82、對(duì)I/O數(shù)據(jù)傳送的控制方式，可分為程序中斷控制方式和獨(dú)立編址傳送控制方式兩種。考核知識(shí)點(diǎn)：I/O數(shù)據(jù)傳送的控制方式，參見P1623、單級(jí)中斷與多級(jí)中斷的區(qū)別是單級(jí)中斷的硬件結(jié)構(gòu)是一維中斷，而多級(jí)中斷的硬件結(jié)構(gòu)是二維中斷?？己酥R(shí)點(diǎn)：程序中斷方式，參見P1944、程序計(jì)數(shù)器PC用來指示從外存中取指令。考核知識(shí)點(diǎn)：寄存器，參見P3385、指令周期、機(jī)器周期和工作脈沖構(gòu)成三級(jí)時(shí)序系統(tǒng)?？己酥R(shí)點(diǎn)：多級(jí)時(shí)序系統(tǒng)，參見P385三、名詞解釋（每題4分，共20分）1、馮·諾伊曼機(jī)考核知識(shí)點(diǎn)：馮·諾伊曼機(jī)的特點(diǎn)，參見P82、雙總線結(jié)構(gòu)考核知識(shí)點(diǎn)：總線結(jié)構(gòu)，參見P523、 Cache考核知識(shí)點(diǎn)：Cache，參見P1174、DMA考核知識(shí)點(diǎn)：DMA的原理，參見P202DMA是一項(xiàng)1997初才開始廣泛采用的新的ATAIDE接口協(xié)議，所以又稱Ultra ATA。Ultra DMA采用總線主控方式，在硬盤上有DMA直接內(nèi)存訪問控制器。由于在數(shù)據(jù)傳輸過程中不需CPU的干預(yù)，因而節(jié)約了寶貴的CPU資源，使得CPU可以騰出大量的時(shí)間處理其它的數(shù)據(jù)和程序要求。