儀表放大器的正確使用方法

1、儀表放大器的正確使用方法 發(fā)表于 2008/7/12 21:40:05   儀表放大器的正確使用方法*這篇文章轉(zhuǎn)載自(12月1日 2005 年)作者：ChaCMRrles Kitchin及Lew Counts，Analog Devices *  儀表放大器（instrumentation amplifier）被廣泛地應(yīng)用在現(xiàn)實世界中的資料截取。然而，設(shè)計工程師在使用它們時，卻經(jīng)常會出現(xiàn)不當(dāng)使用的情形。具體來說，盡管現(xiàn)代儀表放大器具有優(yōu)異的共模抑制（common-mode rejection，CMR），但設(shè)計工程師必須限制總共模電壓及信號電壓，以避免放大器內(nèi)部輸入緩

2、衝的飽和。不幸的是，設(shè)計工程師經(jīng)常忽略此一要求。其他常見的應(yīng)用問題則是由以下因素所引起的，包括以高阻抗源驅(qū)動儀表放大器的基準端；在增益很高的情況下來操作低供應(yīng)電壓的儀表放大器電路；儀表放大器輸入端與交流耦合，但卻沒有提供直流對地的返回路徑；以及使用不匹配的 RC 輸入耦合元件。 儀表放大器快速入門 儀表放大器是具有差分輸入和單端輸出的閉環(huán)增益電路區(qū)塊。儀表放大器一般還有一個基準輸入端，以便讓使用者可以對輸出電壓進行上或下的位準移位（level-shift）。使用者還可以一個或多個的內(nèi)部或外部電阻來設(shè)定增益。 圖 1 是一個橋式前置放大器（bridge-preamp

3、lifier）電路，這是一種典型的儀表放大器應(yīng)用電路。當(dāng)檢測到訊號時，該橋式電阻（bridge-resistor）值即改變，使得橋的平衡被破壞，而引起它的差分電壓改變。此一信號輸出即是差分電壓，它可以直接連接到儀表放大器的輸入端。另外，在零信號（zero-signal）情況下，在兩條線路上也都會出現(xiàn)恆定的直流電壓。在這兩條輸入線路上的直流電壓是相同的，或是共模的。正常情況下，儀表放大器會抑制共模直流電壓，或同時出現(xiàn)在兩根線上的任何電壓，如雜訊和嗡嗡聲(hum），而放大兩線間電壓差距的差分訊號電壓。 CMR：運算放大器與儀表放大器的對比 對許多應(yīng)用來說，要從雜訊、嗡嗡聲或直流

4、偏移電壓背景中提取出微弱的信號，CMR 特性非常重要。運算放大器和儀表放大器都具有某種 CMR 特性。但是，儀表放大器能阻止共模信號出現(xiàn)在放大器的輸出端。而運算放大器雖然也有 CMR，但共模電壓通常會以單一增益（unity gain），隨著信號傳送到輸出端。  圖 2 是一個連接到輸入源（橋式感測器）的運算放大器。該橋輸出（bridge output）騎乘在一共模直流電壓之上。由于運算放大器的輸出端與結(jié)合點之間有外接的回饋電路，+ 輸入端（+ input）的電壓與 輸入端（ input）的相同。因此，運算放大器在理想情況下，其輸入端為 0V。于是，對于 0V 的差分輸入電壓

5、，運算放大器的輸出電壓必定為 VCM。在實際應(yīng)用中，運算放大器的閉環(huán)增益可以放大訊號，而共模電壓只接收單一增益。這種增益上的差別降低了共模電壓在信號電壓中所占百分比。但是，共模電壓還是出現(xiàn)在輸出端，而由於它的存在，縮小了放大器可用的輸出擺幅。基於許多理由，任何出現(xiàn)在運算放大器輸出端的共模直流電壓或交流信號都極不受歡迎。 圖 3 是一個常用的三運算放大器儀表放大器電路。現(xiàn)今如 Analog Devices 的 AD8221這樣的儀表放大器 IC，一般也包括所有這些器件。由于采用運算放大器，儀表放大器電路的輸入緩沖級 A1 和 A2 可以將信號電壓放大，而共模電壓則只收到單一增益。但是，

6、現(xiàn)在每個緩沖器的輸出端同時驅(qū)動一個減法器電路 A3，它只讓差分電壓通過，并且有效地抑制任何共模電壓。當(dāng)直流共模輸入電壓使得單電源的儀表放大器電路不能工作時，一個會影響由三個運算放大器配置成之單片器件的問題就會發(fā)生。設(shè)計工程師經(jīng)常會選用單電源儀表放大器，所以它們便可利用單一的低壓電源來工作。但接下來他們就遇到麻煩了。        以一個利用單 5V直流單一供應(yīng)電壓工作的的儀表放大器橋式電路為例（圖 4）。很多設(shè)計工程師只是簡單地將儀表放大器的基準輸入端 VREF 接地，就像雙電源工作情況那樣。在這個簡化的案例中，利用一個采用

7、等值電阻的橋電路，緩沖器的（零信號（zero-signa）輸出（A1 和 A2）均為 2.5V 直流。這種情況發(fā)生的原因是，因為儀表放大器的緩沖器是以共模電壓的單一增益來運作。由于兩個緩沖器都將相同的 2.5V DC 加到儀表放大器的輸出減法器上，減法器會試圖擺向 0V。事實上，即使具有良好“軌至軌”效能的放大器也不能一直擺到負電源（在此一案例中，“接地”或 0V），所以一個明顯的錯誤早就存在了。顯然地，試圖向儀表放大器信號輸出負值擺動的任何電阻橋信號都不會有任何結(jié)果。此時電路基本上已經(jīng)沒有功能了，而一位粗心大意的設(shè)計工程師可能會很容易地忽略此一問題，因為在沒有共模電壓時，儀表放大器的輸出看起

8、來沒有什么異樣。解決此一常見問題的辦法是在儀表放大器的基準端加一個2.5V的半供電電壓（half the supply voltage），這樣，A3 的輸出就會確定在供電電壓的中間。于是該輸出可以在這個中間電壓的上下擺動。當(dāng)然，在這種情況下，低電壓、單電源電路的動態(tài)范圍一般要低于雙電源供電的情況。  當(dāng)?shù)凸?yīng)電壓及高放大器增益使得儀表放大器電路失效（inoperative）時，就會出現(xiàn)類似的問題。當(dāng)儀表放大器在很高的增益（如1000）工作時，這是非常常見的（圖 5）。此時，10 mV p-p 的輸入電壓乘以一個 1000 的增益，可以在兩個輸出端 A1 和 A2 之間會產(chǎn)生

9、一個 10V p-p 的信號。當(dāng)使用 ±15V 電源時，這不是問題。但當(dāng)電路用單 5V 甚至雙 5V 電源供電時，儀表放大器就無法工作了。并且，如果電路中原來就有高直流共模電壓的橋式放大器，將更增加復(fù)雜性。 使用單片 IC 的使用者無法利用到緩沖輸出端 A1 和 A2，而只能看到最終輸出端的情況，即 A3 輸出端。再者，這種情況產(chǎn)生的嚴重設(shè)計問題是無法探測到的，有時只有當(dāng)產(chǎn)品在交付使用后才會發(fā)現(xiàn)。另外常見的應(yīng)用問題是源自于利用低單一供應(yīng)電壓作業(yè)，并采用標準的非軌至軌器件（standard, non-rail-to-rail device）。像 Analog Devices

10、AD623 這樣的高品質(zhì)軌至軌儀表放大器的輸出擺幅向上可以到正電壓軌 0.5V之下，向下可以到接地 0.01V之上。它的輸入電壓范圍也相似。此時，放大器的輸出擺幅幾乎與供電電壓相等。因此，當(dāng)使用單 5V 電源時，放大器的輸出擺幅大約為 4.49V。不幸的是，有些設(shè)計工程師忘記了放大器的余量問題（headroom），在設(shè)計中使用了標準的非軌至軌產(chǎn)品。即使是一個很好的雙電源儀表放大器，其輸出擺幅也只是在兩個軌之間約 2V 以內(nèi)。因此，當(dāng)使用單 12 V 電源，儀表放大器的輸出以 6V 為中心時，軌至軌放大器的擺幅可以為 ±5.5V，而標準產(chǎn)品則可能只有 ±4V 的輸出擺幅（11

11、V p-p 與 8V p-p之比較）。另外，當(dāng)設(shè)計工程師試圖用高阻抗源驅(qū)動儀表放大器的基準端時，也會出現(xiàn)一些應(yīng)用問題。在多數(shù)常見儀表放大器中，基準輸入端的典型阻抗值為 20 至 125 k。如果使用像運算放大器這一類的低阻抗源來直接驅(qū)動基準端，就不會有問題。但經(jīng)常有設(shè)計工程師粗心大意地把一個電阻分壓器當(dāng)作一低成本的比例輸出（ratio-metric）基準源，最終就會產(chǎn)生嚴重的錯誤（圖 6）。  在一個典型的三運算放大器儀表放大器中，基準輸入端是輸出減法器電路的一部分。它本身的輸入阻抗是固定的，近似等于 RREF1 與 RREF2 之和，通常是 2×RREF。在基準

12、端與公共地之間外接電阻 R2 會使 A3 減法器失去平衡，造成 CMR 誤差。一種可以盡量減小此一問題的辦法是將 R2 的值降低到大約為 RREF1 與 RREF2 之和的 0.1%（對 60 dB CMR而言）。但是，對於 10 k 的 RREF 和 RREF2 （總輸入 Z 為 20000），R2 要求是 20。但這么小的電阻會在分壓網(wǎng)路中無謂地消耗掉大量電流。另外，還有 RREF1 和 RREF2 與 R2 的分流問題，這會造成基準電壓的誤差。這些問題綜合起來，就會為采用運算放大器緩沖器驅(qū)動基準端提供一強而有力的論據(jù)（圖 7）。運算放大器有低的輸出阻抗（通常小於 1），因而不會產(chǎn)生明顯的

13、 CMR 誤差。注意，本應(yīng)用中採用兩個 1% 的電阻，由于電阻不匹配產(chǎn)生的增益誤差最大為 2%。   由于直流 CMR 的限制，以及很多電路并不需要真正的直流回應(yīng)，于是誘使設(shè)計工程師在儀表放大器電路的輸入采用交流耦合。一種常見的錯誤方法是簡單地在每個儀表放大器輸入端串接一個適當(dāng)值的電容（圖 8）。  同樣的，由于單片式儀表放大器是一個完整封裝的 IC，使用者經(jīng)常不清楚里面的結(jié)構(gòu)。因此，采用這種“懸?。╢loating）”輸入連接的儀表放大器沒有直流基準。輸入偏置電流會對交流耦合電容（C1 和 C2）充電，直到它們超過輸入共模電壓為止。換句話說，

14、根據(jù)不同方向的輸入偏置電流，電容會充電到供電電壓或低至接地電壓。在采用FET 輸入器件和大容量電容時，可能要花幾分鐘時間儀表放大器才會停止工作。一次常規(guī)的實驗測試可能無法發(fā)現(xiàn)問題，因此，完全避免問題出現(xiàn)就很重要。但幸運的是，對雙電源作業(yè)而言，有一種簡單的解決方法：只要在每個輸入端與地之間各加接一個大阻抗值的直流返回電阻（dc return resistor），如圖 9。這樣，兩個輸入端都有對地的直流基準，只有受到輸入信號驅(qū)動時才會變化。   對于單電源供電的儀表放大器，交流耦合更復(fù)雜一些，一般需要在每個輸入端加一個直流共模電壓 VCM（圖 10）。這是一個必要的步

15、驟，因為儀表放大器的輸出不能擺到負供電電壓以下（在此一例子中，就是接地）。如果儀表放大器輸出電壓要向下再擺幾個毫伏，信號就會被截割（clipped）。        為 VCM 和 VREF 選擇合適的電壓值是下一個要考慮的重要設(shè)計問題，特別是在低供電電壓應(yīng)用中。一般來說，將 VCM 設(shè)為預(yù)期輸入動態(tài)范圍的中間值，而 VREF 則取預(yù)計輸出動態(tài)范圍的中間值。假設(shè)預(yù)期輸入信號(IN(IN)為 +1V 至 2V。此時，儀表放大器的輸入緩沖器需要向 VCM 的正、負方向擺動。因此，必須將 VCM 升到地電位以上才能滿足此一情況發(fā)生

16、的要求。假設(shè)儀表放大器工作在單一增益，可將 VCM 設(shè)為 2V 或略高，這樣可為負方向留出一個2V的馀量。但付出的代價是正向的擺幅將不足 2V 。如果儀表放大器的增益大于 1，則修改 VCM 的設(shè)定，使緩沖器輸出端能有完整擺幅，不會被截割。 找出輸出中間值的方法也類似：估計出儀表放大器輸出擺幅的大小與方向，大多數(shù)情況下應(yīng)是 VIN×gain+VCM，然后再加一個基準電壓 VREF，它即是該輸出范圍的中點。在選擇交流耦合電路中直流返回電阻值時，要在偏置誤差與輸入耦合電容的實體尺寸和電氣容量之間作出折衷。輸入電阻值越大，所需輸入耦合電容值就越小。這樣可以同時節(jié)省成本和佔用電路板

17、的空間。但不利之處是大阻值輸入電阻會由于輸入偏置電流而增加偏置電壓誤差。偏置電壓漂移和電阻雜訊也會增高。如果電阻值較小，則 C1 和 C2 需要選用更大的電容值，才能提供相同的 -3 dB 轉(zhuǎn)角頻率（corner frequency）。即：F3 dB=(1/(2R1C1)，其中，R1=R2 和 C1=C2。除非在交流耦合電容的每一端都有夠高的直流電壓，否則就應(yīng)使用無極性（nonpolarized）電容。像電解電容這些電容在沒有適當(dāng)?shù)闹绷髌们闆r下，會表現(xiàn)得像二極體。如果要使元件盡量小，可以選用 0.1F 以下的電容。一般情況下，電容值越低，該電容的價格就越低，尺寸也越小。輸入耦合電容的額定電壓

18、需要夠高，以防止被可能出現(xiàn)的瞬變輸入電壓擊穿。最后還要注意：避免使用高 K 值（高介電常數(shù)）的陶瓷電容，它可能會引入諧波失真。     在交流耦合情況下，兩個直流返回電阻的不匹配會造成輸入偏置的不平衡(IB1IB2)，從而產(chǎn)生一個輸入偏置電壓誤差（圖 9）。表 1 給出了各種電路頻寬下 R、C 元件值，以及兩種輸入偏置電流下的 VOS 誤差。  作者介紹Charles Kitchin 是 Analog Devices的硬體應(yīng)用工程師。他主要負責(zé)撰寫技術(shù)出版品和開發(fā)應(yīng)用電路。他已經(jīng)發(fā)表了 80 多篇技術(shù)文章和設(shè)計方法、叁本書、還有很多應(yīng)

19、用說明。Lew Counts 是 Analog Devices 公司先進線性產(chǎn)品部的副總裁，并在 1984 年獲得 Analog Devices 公司部門科學(xué)家的最高榮譽。參考文獻 1.    Kitchin, Charles and Lewis Counts, A Designer's Guide to Instrumentation Amplifiers, Second Edition, available free from Analog Devices at  系統(tǒng)分類:模擬技術(shù) 用戶分類:模擬電路基礎(chǔ) 標簽:儀表放大器 CMR CMRR

20、 運算放大器 基準端 來源:轉(zhuǎn)貼 發(fā)表評論 閱讀全文(1040) | 回復(fù)(1) 1 避免放大器電路設(shè)計中的常見問題 發(fā)表于 2008/7/12 21:14:45 避免放大器電路設(shè)計中的常見問題By Charles Kitchin charles.kitchin引言         與分立器件相比，現(xiàn)代集成運算放大器（op amp）和儀表放大器（in-amp）為設(shè)計工程師帶來了許多好處。雖然提供了許多巧妙、有用并且吸引人的電路。往往都是這樣，由于倉促地組裝電路而會忽視了一些非?；镜膯栴}，從而導(dǎo)致電路不能實現(xiàn)預(yù)期功能 - 或

21、者可能根本不工作。本文將討論一些最常見的應(yīng)用問題，并給出實用的解決方案。 AC耦合時缺少DC偏置電流回路    最常遇到的一個應(yīng)用問題是在交流（AC）耦合運算放大器或儀表放大器電路中沒有提供偏置電流的直流（DC）回路。在圖1中，一只電容器與運算放大器的同相輸入端串聯(lián)以實現(xiàn)AC耦合，這是一種隔離輸入電壓（VIN）的DC分量的簡單方法。這在高增益應(yīng)用中尤其有用，在那些應(yīng)用中哪怕運算放大器輸入端很小的直流電壓都會限制動態(tài)范圍，甚至導(dǎo)致輸出飽和。然而，在高阻抗輸入端加電容耦合，而不為同相輸入端的電流提供DC通路，會出現(xiàn)問題。 圖1. 錯誤的運算放大器A

22、C耦合輸入     實際上，輸入偏置電流會流入耦合的電容器，并為它充電，直到超過放大器輸入電路的共模電壓的額定值或使輸出達到極限。根據(jù)輸入偏置電流的極性，電容器會充電到電源的正電壓或負電壓。放大器的閉環(huán)DC增益放大偏置電壓。    這個過程可能會需要很長時間。例如，一只場效應(yīng)管（FET）輸入放大器，當(dāng)1 pA的偏置電流與一個0.1F電容器耦合時，其充電速率I/C為1012/107=10 V/s，或每分鐘600V。如果增益為100，那么輸出漂移為每分鐘0.06 V。因此，一般實驗室測試（使用AC耦合示波器）無法檢測到這個問題，

23、而電路在數(shù)小時之后才會出現(xiàn)問題。顯然，完全避免這個問題非常重要。 圖2. 正確的雙電源供電運算放大器AC耦合輸入方法     圖2示出了對這常見問題的一種簡單的解決方案。這里，在運算放大器輸入端和地之間接一只電阻器，為輸入偏置電流提供一個對地回路。為了使輸入偏置電流造成的失調(diào)電壓最小，當(dāng)使用雙極性運算放大器時，應(yīng)該使其兩個輸入端的偏置電流相等，所以通常應(yīng)將R1的電阻值設(shè)置成等于R2和R3的并聯(lián)阻值。    然而，應(yīng)該注意的是，該電阻器R1總會在電路中引入一些噪聲，因此要在電路輸入阻抗、輸入耦合電容器的尺寸和電阻器引

24、起的Johnson噪聲之間進行折衷。典型的電阻器阻值一般在100,000 1 M之間。    類似的問題也會出現(xiàn)在儀表放大器電路中。圖3示出了使用兩只電容器進行AC耦合的儀表放大器電路，沒有提供輸入偏置電流的返回路徑。這個問題在使用雙電源（圖3a）和單電源（圖3b）供電的儀表放大器電路中很常見。 圖3. 不工作的AC耦合儀表放大器實例     這類問題也會出現(xiàn)在變壓器耦合放大器電路中，如圖4所示，如果變壓器次級電路中沒有提供DC對地回路，該問題就會出現(xiàn)。圖4. 不工作的變壓器耦合儀表放大器電路  

25、;   圖5和圖6示出了這些電路的簡單解決方案。這里，在每一個輸入端和地之間都接一個高阻值的電阻器（RA，BR）。這是一種適合雙電源儀表放大器電路的簡單而實用的解決方案。 圖5. 每個輸入端與地之間都接一個高阻值的電阻器以提供必需的偏置電流回路。a. 雙電源. b. 單電源.     這兩只電阻器為輸入偏置電流提供了一個放電回路。在圖5所示的雙電源例子中，兩個輸入端的參考端都接地。在圖5b所示的單電源例子中，兩個輸入端的參考端或者接地（VCM接地）或者接一個偏置電壓，通常為最大輸入電壓的一半。  

26、0; 同樣的原則也可以應(yīng)用到變壓器耦合輸入電路（見圖6），除非變壓器的次級有中間抽頭，它可以接地或接VCM。    在該電路中，由于兩只輸入電阻器之間的失配和（或）兩端輸入偏置電流的失配會產(chǎn)生一個小的失調(diào)電壓誤差。為了使失調(diào)誤差最小，在儀表放大器的兩個輸入端之間可以再接一只電阻器（即橋接在兩只電阻器之間），其阻值大約為前兩只電阻器的1/10（但與差分源阻抗相比仍然很大）。 圖6. 正確的儀表放大器變壓器輸入耦合方法 為儀表放大器、運算放大器和ADC提供參考電壓    圖7示出一個儀表放大器驅(qū)動一個單端輸入的模數(shù)轉(zhuǎn)換

27、器（ADC）的單電源電路。該放大器的參考電壓提供一個對應(yīng)零差分輸入時的偏置電壓，而ADC的參考電壓則提供比例因子。在儀表放大器的輸出端和ADC的輸入端之間通常接一個簡單的RC低通抗混疊濾波器以減少帶外噪聲。設(shè)計工程師通?？傁氩捎煤唵蔚姆椒ǎ珉娮璺謮浩?，為儀表放大器和ADC提供參考電壓。因此在使用某些儀表放大器時，會產(chǎn)生誤差。 圖7. 儀表放大器驅(qū)動ADC的典型單電源電路 正確地提供儀表放大器的參考電壓    一般假設(shè)儀表放大器的參考輸入端為高阻抗，因為它是一個輸入端。所以使設(shè)計工程師一般總想在儀表放大器的參考端引腳接入一個高阻抗源，例如一只

28、電阻分壓器。這在某些類型儀表放大器的使用中會產(chǎn)生嚴重誤差（見圖8）。 圖8. 錯誤地使用一個簡單的電阻分壓器直接驅(qū)動3運放儀表放大器的參考電壓引腳     例如，流行的儀表放大器設(shè)計配置使用上圖所示的三運放結(jié)構(gòu)。其信號總增益為     參考電壓輸入端的增益為1（如果從低阻抗電壓源輸入）。但是，在上圖所示的電路中，儀表放大器的參考輸入端引腳直接與一個簡單的分壓器相連。這會改變減法器電路的對稱性和分壓器的分壓比。這還會降低儀表放大器的共模抑制比及其增益精度。然而，如果接入R4, 那么該電阻的等效電阻會變小，減

29、小的電阻值等于從分壓器的兩個并聯(lián)支路看過去的阻值（50 k），該電路表現(xiàn)為一個大小為電源電壓一半的低阻抗電壓源被加在原值R4上，減法器電路的精度保持不變。    如果儀表放大器采用封閉的單封裝形式（一個IC），則不能使用這種方法。此外，還要考慮分壓電阻器的溫度系數(shù)應(yīng)該與R4和減法器中的電阻器保持一致。最終，參考電壓將不可調(diào)。另一方面，如果嘗試減小分壓電阻器的阻值使增加的電阻大小可忽略，這樣會增大電源電流的消耗和電路的功耗。在任何情況下，這種笨拙的方法都不是好的設(shè)計方案。    圖9示出了一個更好的解決方案，在分壓器和儀表放大器參考電壓

30、輸入端之間加一個低功耗運算放大器緩沖器。這會消除阻抗匹配和溫度系數(shù)匹配的問題，而且很容易對參考電壓進行調(diào)節(jié)。 圖9. 利用低輸出阻抗運算放大器驅(qū)動儀表放大器的參考電壓輸入端 當(dāng)從電源電壓利用分壓器為放大器提供參考電壓時應(yīng)保證PSR性能    一個經(jīng)常忽視的問題是電源電壓VS的任何噪聲、瞬變或漂移都會通過參考輸入按照分壓比經(jīng)過衰減后直接加在輸出端。實際的解決方案包括旁路濾波以及甚至使用精密參考電壓IC產(chǎn)生的參考電壓，例如ADR121，代替VS分壓。    當(dāng)設(shè)計帶有儀表放大器和運算放大器的電路時，這方面的考

31、慮很重要。電源電壓抑制技術(shù)用來隔離放大器免受其電源電壓中的交流聲、噪聲和任何瞬態(tài)電壓變化的影響。這是非常重要的，因為許多實際電路都包含、連接著或存在于只能提供非理想的電源電壓的環(huán)境之中。另外電力線中的交流信號會反饋到電路中被放大，而且在適當(dāng)?shù)臈l件下會引起寄生振蕩。    現(xiàn)代的運算放大器和儀表放大器都提供頻率相當(dāng)?shù)偷碾娫措妷阂种疲≒SR）能力作為其設(shè)計的一部分。這在大多數(shù)工程師看來是理所當(dāng)然的。許多現(xiàn)代的運算放大器和儀表放大器的PSR指標在80100dB以上，可以將電源電壓的變化影響衰減到1/10,0001/100,000。甚至最適度的40 dB PSR的放大器隔

32、離對電源也可以起到1/100的抑制作用。不過，總是需要高頻旁路電容（正如圖17所示）并且經(jīng)常起到重要作用。    此外，當(dāng)設(shè)計工程師采用簡單的電源電壓電阻分壓器并且用一只運算放大器緩沖器為儀表放大器提供參考電壓時，電源電壓中的任何變化都會通過該電路不經(jīng)衰減直接進入儀表放大器的輸出級。因此，除非提供低通濾波器，否則IC通常優(yōu)良的PSR性能會丟失。    在圖10中，在分壓器的輸出端增加一個大電容器以濾除電源電壓的變化并且保證PSR性能。濾波器的3 dB極點由電阻器 R1/R2并聯(lián)和電容器C1決定。-3 dB極點應(yīng)當(dāng)設(shè)置在最低有用頻率的1

33、/10處。          圖10. 保證PSR性能的參考端退耦電路     上面示出的CF試用值能夠提供大約0.03 Hz的3 dB極點頻率。接在R3兩端的小電容器（0.01 F）可使電阻器噪聲最小。    該濾波器充電需要時間。按照試用值，參考輸入的上升時間應(yīng)是時間常數(shù)的幾倍 (這里T = R3Cf = 5 s)，或1015s。    圖11中的電路做了進一步改進。這里，運算放大器緩沖器起到

34、一個有源濾波器的作用，它允許使用電容值小很多的電容器對同樣大的電源退耦。此外，有源濾波器可以用來提高Q值從而加快導(dǎo)通時間。  圖11. 將運算放大器緩沖器接成有源濾波器驅(qū)動儀表放大器的參考輸入引腳     測試結(jié)果：利用上圖所示的元件值，施加12 V電源電壓，對儀表放大器的6 V參考電壓提供濾波。將儀表放大器的增益設(shè)置為1，采用頻率變化的1 VP-P正弦信號調(diào)制12 V電源。在這樣的條件下，隨著頻率的減小，一直減到大約8 Hz時，我們在示波器上看不到AC信號。當(dāng)對儀表放大器施加低幅度輸入信號時，該電路的測試電源電壓范圍是4 V到25

35、V以上。電路的導(dǎo)通時間大約為2 s。 單電源運算放大器電路的退耦    最后，單電源運算放大器電路需要偏置共模輸入電壓幅度以控制AC信號的正向擺幅和負向擺幅。當(dāng)從電源電壓利用分壓器提供偏置電壓時，為了保證PSR的性能就需要合適的退耦。    一種常用但不正確的方法是利用100 k/100 k電阻分壓器（加0.1F旁路電容）提供VS/2給運算放大器的同相輸入端。使用這樣小的電容值對電源退耦通常是不夠的，因為極點僅為32 Hz。電路出現(xiàn)不穩(wěn)定（“低頻振蕩”），特別是在驅(qū)動感性負載時。    圖12（

36、反相輸入）和圖13（同相輸入）示出了達到最佳退耦結(jié)果的VS/2偏置電路。在兩種情況中，偏置電壓加在同相輸入端，反饋到反向輸入端以保證相同的偏置電壓，并且單位DC增益也要偏置相同的輸出電壓。耦合電容器C1使低頻增益從BW3降到單位增益。         圖12. 單電源同相輸入放大器電路正確的電源退耦方案。中頻增益=1+R2/R1     如上圖所示，當(dāng)采用100 k/100 k電阻分壓器時一個好的經(jīng)驗是，為獲得0.3 Hz的3 dB截止頻率，應(yīng)當(dāng)選用的C2最小為10

37、 F，。而100 F（0.03 Hz）實際上對所有電路都足夠了。 圖13. 單電源反相輸入放大器正確的退耦電路，中頻增益= R2/R1 *這篇文章轉(zhuǎn)載自Analog 公司 Analog Dialogue（模擬對話雜志）  2007年8月第41卷第3期下載PDF格式 (1,123K)*系統(tǒng)分類:模擬技術(shù) 用戶分類:模擬電路基礎(chǔ) 標簽:模擬電路 放大器 op 單電源 來源:轉(zhuǎn)貼 發(fā)表評論 閱讀全文(738) | 回復(fù)(0) 2 設(shè)計問答：儀表放大器 發(fā)表于 2008/7/12 15:43:50 設(shè)計問答：儀表放大器*  

38、;      在中科院研究生院的學(xué)習(xí)的一年要數(shù)夏季學(xué)期卓國文老師的“模擬電路基礎(chǔ)”“模擬電路應(yīng)用”兩門課最有收獲，他在課上講了很多模擬電路設(shè)計要注意的問題，也重點講了儀表放大器的設(shè)計，特整理一下網(wǎng)上關(guān)于儀表放大器的資料，結(jié)合老師所講的內(nèi)容，也算溫故知新:)       下面一篇文章轉(zhuǎn)載自http:/www.ed-* 儀表放大器的功能是什么？        儀表放大器測量噪聲環(huán)境下的小信號。噪聲通常是共模噪聲，所以，當(dāng)

39、信號是差分時，儀表放大器利用其共模抑制(CMR)將需要的信號從噪聲中分離出來。        在這些應(yīng)用中，信號源的輸出阻抗常常達幾k或更大，因此，儀表放大器的輸入阻抗非常大通常達數(shù)G，它工作在DC到約1 MHz之間。在更高頻率處，輸入容抗的問題比輸入阻抗更大。高速應(yīng)用通常采用差分放大器，差分放大器速度更快，但輸入阻抗要低。   運放的關(guān)鍵參數(shù)有哪些？        設(shè)計工程師確定放大器時，主要關(guān)心的是電源電流、3dB帶寬、共模抑制比(CMRR)、輸入電壓補償和補償電壓溫漂、噪聲(指輸入)以及輸入偏置電流。   儀表放大器的內(nèi)部結(jié)構(gòu)是怎樣的？        大多數(shù)儀表放大器采用3個運算放大器排成兩級：一個由兩運放組成的前置放大器，后面跟一個差分放大器(圖 1a)。前置放大器提供高輸入阻抗、低噪聲和增益。差分放大器抑制共模噪聲，還能在需要時提供一定的附加增益。 三運放方案是儀表放大器采用的惟一結(jié)構(gòu)嗎