基于單片機(jī)和FPGA的頻率特性測(cè)試儀的設(shè)計(jì)-

1、1引言頻率特性是網(wǎng)絡(luò)的性能最直觀反映。頻率特性測(cè)試儀是測(cè)量網(wǎng)絡(luò)的幅頻特性和相頻特性,并顯示相應(yīng)曲線的一種快速、方便、動(dòng)態(tài)、直觀的測(cè)量?jī)x器,可廣泛應(yīng)用于電子工程領(lǐng)域。該測(cè)試儀以掃頻外差為基本原理,并以單片機(jī)和FPGA 構(gòu)成的最小系統(tǒng)為控制核心,很好地完成對(duì)有源雙T 網(wǎng)絡(luò)進(jìn)行頻率在100Hz100kHz 范圍內(nèi)的幅頻響應(yīng)和相頻響應(yīng)特性的測(cè)試,并實(shí)現(xiàn)在通用數(shù)字示波器上同時(shí)顯示幅頻和相頻響應(yīng)特性曲線。2系統(tǒng)設(shè)計(jì)方案2.1總體方案該設(shè)計(jì)采用單片機(jī)和FPGA 結(jié)合的方式。將輸出頻率可步進(jìn)的正弦信號(hào)的掃描信號(hào)源作為被測(cè)網(wǎng)絡(luò)的輸入信號(hào)V i ,則被測(cè)網(wǎng)絡(luò)的輸出信號(hào)V o 為頻率可步進(jìn)的信號(hào)。通過測(cè)量各頻率點(diǎn)的

2、幅度就可得到V o 和V i 的有效值,兩者之比就是該點(diǎn)的幅度頻率響應(yīng);對(duì)V o 和V i 進(jìn)行過零比較、整形,再送到FPGA 測(cè)量相位差。V i 的上升沿啟動(dòng)計(jì)數(shù),V o 的上升沿停止計(jì)數(shù),所得時(shí)間值與信號(hào)周期之比,就是該點(diǎn)的相位頻率響應(yīng)。此方案采用FPGA 測(cè)量相位差,而且便于制作DDS 掃描信號(hào)源1。2.2掃頻信號(hào)源設(shè)計(jì)方案該設(shè)計(jì)采用直接數(shù)字合成(DDS 信號(hào)源。DDS 信號(hào)源是由數(shù)字量控制的頻率源,如圖1所示,其具體實(shí)現(xiàn)過程是:將輸出波形一個(gè)完整周期的幅度值按相位步進(jìn)順序量化存儲(chǔ)于雙端口RAM 中,按一定的地址間隔讀出,經(jīng)D/A 轉(zhuǎn)換成模擬信號(hào),再經(jīng)低通濾波器濾去D/A 轉(zhuǎn)換帶來的小臺(tái)

3、階和數(shù)字電路產(chǎn)生的毛刺,即可獲得高精度、高純度的正弦信號(hào)2。理論上只要累加器的位數(shù)足夠多,便可實(shí)現(xiàn)任意小的頻率步進(jìn),且頻率分辨率很高,十分接近于連續(xù)變化。通過預(yù)設(shè)相位累加器初值可很方便地實(shí)現(xiàn)精密相位調(diào)節(jié)?；趩纹瑱C(jī)和FPGA 的頻率特性測(cè)試儀的設(shè)計(jì)張清,特日格樂,董翔(武漢大學(xué)電子信息學(xué)院,湖北武漢430079摘要:該系統(tǒng)基于掃頻外差基本原理,以單片機(jī)和FPGA 構(gòu)成的最小系統(tǒng)為控制核心,可在任意指定頻段內(nèi)測(cè)量被測(cè)網(wǎng)絡(luò)的幅頻和相頻特性并顯示相應(yīng)曲線。系統(tǒng)分DDS 掃頻信號(hào)源、被測(cè)網(wǎng)絡(luò)、幅度和相位檢測(cè)、控制模塊及幅頻、相頻特性曲線顯示等部分,在100Hz 100kHz 范圍內(nèi)可自動(dòng)步進(jìn)測(cè)量被測(cè)網(wǎng)

4、絡(luò)的幅頻特性和相頻特性并自動(dòng)設(shè)置頻段范圍,觀察不同頻段內(nèi)網(wǎng)絡(luò)的幅頻特性和相頻特性,并在示波器上同時(shí)顯示幅頻曲線和相頻曲線。關(guān)鍵詞:掃頻測(cè)試;現(xiàn)場(chǎng)可編程門陣列(FPGA ;頻率特性;直接數(shù)字式頻率合成(DDS 中圖分類號(hào):TM932文獻(xiàn)標(biāo)識(shí)碼:A文件編號(hào):1674-6236(200908-0060-03Design of frequency characteristics tester based onsingle -chip microcomputer and FPGAZHANG Qing,Terigele,DONG Xiang(School of Electronic Information

5、,Wuhan University,Wuhan 430079,China Abstract:This system,mainly controlled by the smallest system consists of single -chip microcomputer and FPGA,is based on the basic principles of frequency sweep heterodyne to measure the amplitude -frequency and the phase -frequency char -acteristics of the meas

6、urand network in arbitrary appointed band and demonstrate the corresponding curve on the oscillo -scope.The whole system consists of DDS sweep signal source,measured network,amplitude and phase detection module,control module and amplitude -frequency and phase -frequency characteristic curve demonst

7、ration part,which can measure amplitude -frequency and phase -frequency characteristic of the measured network step -by -step automatically,and establish its bandwidth automatically to observe the amplitude -frequency and the phase -frequency characteristic of network in dif -ferent frequency band a

8、nd simultaneously demonstrate the amplitude -frequency and phase -frequency curve on the oscillo -scope in 100Hz 100kHz.Key words:frequency sweep test;Field Programmable Gate Array (FPGA ;frequency characteristic;Directly Digital Synthesize (DDS 收稿日期:2009-02-23稿件編號(hào):200902053作者簡(jiǎn)介:張清(1988-,女,湖北孝感人。研究方

9、向:空間物理,無線電物理。第17卷第8期Vol.17No.82009年8月Aug.2009電子設(shè)計(jì)工程Electronic Design Engineering -60-張清,等基于單片機(jī)和FPGA 的頻率特性測(cè)試儀的設(shè)計(jì) 2.3幅度測(cè)量模塊的方案該模塊采用集成真有效值變換器件。測(cè)量被測(cè)信號(hào)的真有效值,然后將其換算為幅值。即可實(shí)現(xiàn)對(duì)正弦波的幅值測(cè)量。該方案硬件、軟件都很簡(jiǎn)單,而且精度高,效果理想3。2.4相位測(cè)量模塊的方案該模塊采用相位-時(shí)間轉(zhuǎn)化法。兩個(gè)頻率相同、相位不同 的正弦信號(hào)經(jīng)整形異或運(yùn)算后產(chǎn)生脈寬為T X 、周期為T 的方波,相位差與(T X /T 之間始終存在一一對(duì)應(yīng)關(guān)系。因此無論

10、頻率如何變化,只要測(cè)出(T X /T ,相位差的大小也就確定。3理論分析與計(jì)算3.1DDS 相關(guān)計(jì)算由DDS 原理可得:f out =K f clk /2N(2式中,N 為相位累加器位數(shù),K 為頻率控制字。當(dāng)K =1時(shí),可知DDS 的最低輸出頻率為:f out =f clk /2N(3此即DDS 的頻率分辨率。(1移相信號(hào)發(fā)生器部分DDS 由于輸出級(jí)D/A 轉(zhuǎn)換器DAC0800的建立時(shí)間為100ns ,則時(shí)鐘頻率應(yīng)小于10MHz ,取時(shí)鐘頻率f out =8.388608MHz ,相位累加器N =23bit ,則: f out =8.388608106/223=1Hz(4(2掃頻信號(hào)部分DDS

11、由于FPGA 片內(nèi)資源豐富,為保證足夠的掃頻精度,取參考時(shí)鐘頻率f clk 為40MHz 。通過控制頻率控制字K 的變化范圍,完全可以滿足DAC0800的速度要求。3.2相位測(cè)量相關(guān)計(jì)算由FPGA 利用等精度法測(cè)得被測(cè)信號(hào)和基準(zhǔn)時(shí)鐘的頻率分別為f 0、f CP ,對(duì)被測(cè)信號(hào)鑒相后,由得到的相位差脈沖寬度控制計(jì)數(shù)器計(jì)數(shù),其計(jì)數(shù)值設(shè)為M ,則被測(cè)信號(hào)的相位差為:=f 0Mf CP360(5(1相位測(cè)量誤差計(jì)算若讓計(jì)數(shù)器在1s 內(nèi)累計(jì)記數(shù),則累計(jì)數(shù):M 1=Mf 0,式(5改為:=M 1CP360(6其測(cè)量誤差為:=M 1CP360(7取f CP =100MHz ,M 1=1,故:=11001063

12、60=(3.610-6(8(2相位測(cè)量分辨率計(jì)算數(shù)字移相信號(hào)發(fā)生器頻率范圍為20Hz 20kHz ,相位差測(cè)量范圍為0359,因此計(jì)數(shù)器時(shí)鐘頻率f clk 至少為72MHz ,取f CP =100MHz ,由于計(jì)數(shù)器分辨率為1,對(duì)應(yīng)最小相位分辨率(f 0=20kHz 時(shí):=36020103=0.072(94系統(tǒng)整體框圖系統(tǒng)設(shè)計(jì)發(fā)揮FPGA 穩(wěn)定、可靠、可編程的特點(diǎn),讓FP -GA 實(shí)現(xiàn)盡可能多的功能,從而減少模擬部分的工作,使整個(gè)設(shè)計(jì)更加可靠4。系統(tǒng)整體框圖如圖2所示。5主要功能電路的設(shè)計(jì)5.1掃頻信號(hào)輸出部分雙T 網(wǎng)絡(luò)掃頻,用AD637測(cè)量輸出信號(hào)電壓有效值再換算為幅值,送至示波器顯示。為保

13、證DDS 輸出信號(hào)純凈,在其輸出前加一級(jí)由LF356組成的低通濾波,截止頻率為300kHz 5。具體電路如圖3所示。5.2示波器顯示部分系統(tǒng)除實(shí)現(xiàn)LCD 顯示外,還可借助示波器顯示曲線。為分別顯示幅頻和相頻特性曲線,用疊加直流電平的方法使兩種曲線顯示在示波器熒光屏適當(dāng)位置(示波器上方為幅頻曲線,下方為相頻曲線。根據(jù)需要,亦可獨(dú)立顯示某一種曲線。幅度、相位數(shù)據(jù)均取256bit ,D/A 轉(zhuǎn)換采用DAC0800完成6。圖4為共電路圖。5.3系統(tǒng)軟件的設(shè)計(jì)軟件設(shè)計(jì)由C 和Verilog HDL 語言編寫完成,前者由單片機(jī)運(yùn)行完成實(shí)時(shí)顯示、鍵值讀取、數(shù)據(jù)處理等系統(tǒng)的主控功能;后者寫入FPGA 完成鍵盤

14、掃描。并在其中寫入濾波模塊對(duì)波形進(jìn)行處理,DDS 控制產(chǎn)生圖3掃頻信號(hào)D/A 轉(zhuǎn)換及濾波部分電路圖圖1DDS 原理框圖圖2系統(tǒng)的整體框圖-61-咨詢編號(hào):200908102歐勝微電子推出其全新高集成度、超低功耗音頻中心編碼解碼器(CODEC 系列的第二款產(chǎn)品,這款編號(hào)為WM8994的芯片針對(duì)智能手機(jī)和其他多功能便攜音頻應(yīng)用。WM8994添加了一個(gè)創(chuàng)新的新型HexCore TM 數(shù)字基帶接口,將以往歐勝音頻中心高度靈活的信號(hào)路由與處理提升到一個(gè)全新水平,以甚至比那些集成度最高的、基于單一封裝的蜂窩結(jié)構(gòu)更低的系統(tǒng)材料清單(BOM成本,確保實(shí)現(xiàn)優(yōu)質(zhì)的音頻性能。在今天的大部分智能手機(jī)中,由揚(yáng)聲器、麥克

15、風(fēng)、音樂文件和耳機(jī)輸入輸出的各種音頻信號(hào)是以模擬格式在設(shè)備中路由的。然而,制造商們?cè)絹碓絻A向于選擇另一種高度靈活的數(shù)字架構(gòu)。WM8994的創(chuàng)新HexCore 技術(shù)賦予了制造商圍繞這種獨(dú)辟蹊徑的、高度靈活的數(shù)字架構(gòu)開發(fā)多媒體手機(jī)的能力,這也促進(jìn)了那些需要運(yùn)用音頻增強(qiáng)算法和軟件的應(yīng)用更快和更方便地連接到所需的信號(hào)處理。WM8994以高效的功率和空間的方案,同步運(yùn)行更多此類高級(jí)音頻算法和應(yīng)用,并且保持音頻質(zhì)量不打折扣。WM8994中心管理了所有的音頻處理和音頻路由,確保它能實(shí)現(xiàn)對(duì)各種音頻架構(gòu)和使用場(chǎng)景的支持。通過管理、轉(zhuǎn)換和處理一整套包括語音、揚(yáng)聲器、麥克風(fēng)、音樂及耳機(jī)信號(hào)在內(nèi)的多樣化音頻信源,WM

16、8994能夠?qū)⒈銛y多媒體設(shè)備和多種新型音頻應(yīng)用的功能和性能進(jìn)行轉(zhuǎn)換。這些包括大眾音樂分享在電話里收聽和討論音樂音樂不中斷而附加導(dǎo)航指令而不會(huì)產(chǎn)生擾亂,以及車載娛樂中使用帶有降噪算法的語音控制的能力。WM8994支持直接數(shù)字基帶連接,帶有一個(gè)采樣率轉(zhuǎn)換器(ASRC。為了支持藍(lán)牙連接、FM 收音機(jī)或無線局域網(wǎng)(Wi -Fi ,這些都需要另外的數(shù)據(jù)路徑和/或時(shí)鐘來源,WM8994為第三方處理器提供時(shí)鐘和數(shù)據(jù)多路復(fù)用器。為了支持如噪音消除和語音識(shí)別等需要多個(gè)麥克風(fēng)的使用場(chǎng)景,WM8994提供4個(gè)數(shù)字麥克風(fēng)通道和麥克風(fēng)激活檢測(cè)器,以在語音指令間歇的安靜期節(jié)省電量。與歐勝全新的音頻中心系列的其它產(chǎn)品一樣,

17、WM8994將歐勝高度靈活的音頻中心架構(gòu)與其最新超低功耗和音頻增強(qiáng)技術(shù)相結(jié)合,提供業(yè)界領(lǐng)先的音頻性能以及100小時(shí)以上的回放時(shí)間。WM8994現(xiàn)已可提供樣品,采用超薄72管腳4.51mm x4.02mm x0.7mm W -CSP 封裝。歐勝HexCore 數(shù)字接口為多媒體智能手機(jī)開啟新架構(gòu)機(jī)會(huì)最終波形的顯示并充當(dāng)單片機(jī)與外圍電路的橋梁。系統(tǒng)軟件流程如圖5所示。6結(jié)束語系統(tǒng)很好地完成對(duì)有源雙T 網(wǎng)絡(luò)進(jìn)行100Hz 100kHz頻率范圍內(nèi)的幅頻響應(yīng)和相位響應(yīng)特性的測(cè)試,頻率穩(wěn)定度達(dá)到10-6,并能在通用數(shù)字示波器上同時(shí)顯示幅頻和相頻響應(yīng)特性曲線。同時(shí)系統(tǒng)單片機(jī)的軟件設(shè)計(jì)實(shí)現(xiàn)友好的人機(jī)交互界面,充分發(fā)揮了單片機(jī)智能化的特點(diǎn)。參考文獻(xiàn):1全國大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì)(編.全國大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品精選(2003M.北京:北京理工大學(xué)出版社,