計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理-7

1、計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理 -7（ 總分： 97.00 ，做題時(shí)間： 90 分鐘 ）一、 單項(xiàng)選擇題 （ 總題數(shù)： 16，分?jǐn)?shù)： 48.00）1. “總線忙”信號由 建立。A. 獲得總線控制權(quán)的設(shè)備 B. 發(fā)出“總線請求”的設(shè)備C. 總線控制器D. CPU 在總線控制中，申請總線的設(shè)備向總線控制器發(fā)出“總線請求”，由總線控制器進(jìn)行裁決。如果經(jīng)裁決允 許該設(shè)備使用總線，就由總線控制器向該設(shè)備發(fā)出“總線允許”信號，該設(shè)備接收到后發(fā)出“總線忙”信 號，用于通知其他設(shè)備總線已被占用。當(dāng)該設(shè)備使用完總線時(shí)，將“總線忙”信號撤銷，釋放總線。2. 在速度不同的設(shè)備之間傳送數(shù)據(jù) 。A. 必須采用同步控制方

2、式B. 必須采用異步控制方式C. 可以選用同步方式，也可選用異步方式D. 必須采用應(yīng)答方式在速度不同的設(shè)備之間進(jìn)行數(shù)據(jù)傳送， 可以使用同步方式，也可以使用異步方式。 異步方式主要用于在不 同的設(shè)備間進(jìn)行通信，如果兩種速度不同的設(shè)備，使用同一個(gè)時(shí)鐘信號進(jìn)行控制，采用同步數(shù)據(jù)傳送方式 同樣可以進(jìn)行數(shù)據(jù)的傳送，但是不能發(fā)揮快速設(shè)備的高速性能。3. 掛接在總線上的多個(gè)部件 。A. 只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)B. 只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù) C. 可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)D. 可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù) 為了使總線上的數(shù)據(jù)不

3、發(fā)生“沖突”，掛接在總線上的多個(gè)設(shè)備只能分時(shí)地向總線發(fā)送數(shù)據(jù)，即每個(gè)時(shí)刻 只能一個(gè)設(shè)備向總線傳送數(shù)據(jù)，而從總線接收數(shù)據(jù)的設(shè)備可有多個(gè)，因?yàn)榻邮諗?shù)據(jù)的設(shè)備不會對總線產(chǎn)生 “干擾”。4. 總線從設(shè)備是 。A. 掌握總線控制權(quán)的設(shè)備B. 申請作為從設(shè)備的設(shè)備C. 被主設(shè)備訪問的設(shè)備D. 總線裁決部件 主設(shè)備：獲得總線控制權(quán)的設(shè)備。從設(shè)備：被主設(shè)備訪問的設(shè)備。5. 波特率表示傳輸線路上 。A. 信號的傳輸速率 B. 有效數(shù)據(jù)的傳送速率C. 校驗(yàn)信號的傳輸速率D. 干擾信號的傳輸速率波特率是碼元的傳輸速率， 指每秒通過總線傳輸?shù)拇a元數(shù)。比特率是信息位傳輸速率， 指每秒鐘通過總線 傳輸?shù)挠行畔⒘俊?.

4、不同信號在同一條總線上分時(shí)傳送的方式稱為 。A. 總線復(fù)用方式 B. 并串行傳送方式C. 并行傳送方式D. 串行傳送方式串行傳送是指數(shù)據(jù)的傳送在一條線路上按位進(jìn)行。 并行傳送是指每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳送線， 所有 的數(shù)據(jù)位同時(shí)進(jìn)行傳送。不同信號在同一條信號線上分時(shí)傳送的方式稱為總線復(fù)用方式。7. 對于掛在總線上的設(shè)備或模塊，下列說法中正確的為 。A. 從方是輸入數(shù)據(jù)的設(shè)備或模塊B. 主方是輸出數(shù)據(jù)的設(shè)備或模塊C. 未取得控制權(quán)的從設(shè)備或模塊也為主方D. 未取得控制權(quán)的主設(shè)備或模塊也可為從方8. 對于總線仲裁，下列說法中正確的為 。A. 在總線爭用時(shí)，具有決定控制權(quán)的設(shè)備或模塊B. 在總線爭

5、用時(shí)，決定具有控制權(quán)的設(shè)備或模塊C. 在總線爭用時(shí)，具有決定控制權(quán)的設(shè)備或模塊的過程D. 在總線爭用時(shí)，決定具有控制權(quán)的設(shè)備或模塊的過程9. 總線分配給當(dāng)前最高優(yōu)先級的主設(shè)備使用 。A. 以確保每次可以有多個(gè)主設(shè)備占用總線，但在同一時(shí)間里只有一個(gè)從方B. 以確保每次可以有多個(gè)主設(shè)備占用總線，但在同一時(shí)間里可以有一或多個(gè)從方C. 以確保每次只有一個(gè)主設(shè)備占用總線，但在同一時(shí)間里可以有一個(gè)或多個(gè)從方D. 以確保每次只有一個(gè)主設(shè)備占用總線，但在同一時(shí)間里只有一個(gè)從方10. 現(xiàn)行 PC的主要系統(tǒng)總線是 。A. PCI 總線和 EISA 總線 B. ISA 總線和 VESA總線C. ISA 總線和 AG

6、P總線D. PCI 總線11. 對分布式仲裁而言，下列說法中正確的為 。A. 雖然沒有中央仲裁器，但每個(gè)潛在的主方各有自己的仲裁號，沒有各自的仲裁器B. 它們有總線請求時(shí)，需要把它們唯一的仲裁號發(fā)送到中央的號碼仲裁器C. 比較結(jié)果，若仲裁總線上的號大，則該次總線請求沒有被獲準(zhǔn)D. 最后，獲勝者的仲裁號將保留在中央號碼仲裁器中12. 在計(jì)算機(jī)單機(jī)系統(tǒng)中，早期總線結(jié)構(gòu)的總線系統(tǒng)由 組成。A. 系統(tǒng)總線、內(nèi)存總線和 I/O 總線B. 數(shù)據(jù)總線、地址總線和控制總線C. 內(nèi)部總線、系統(tǒng)總線和 I/O 總線D. ISA 總線、 VESA總線和 PCI 總線13. 在計(jì)算機(jī)總線結(jié)構(gòu)中，三總線結(jié)構(gòu)的計(jì)算機(jī)總線

7、系統(tǒng)配置 3組總線，即 _A. 系統(tǒng)總線、 I/O 總線和地址總線B. 數(shù)據(jù)總線、控制總線和地址總線C. 數(shù)據(jù)總線、 ISA 總線和輸入 / 輸出總線D. 處理機(jī)總線、 PCI 總線和 EISA 總線 14. 在集中式總仲裁中， 方式響應(yīng)時(shí)間最快。A. 串行鏈?zhǔn)讲樵傿. 獨(dú)立請求 C. 計(jì)數(shù)器定時(shí)查詢D. 分布式計(jì)數(shù)15. 下列關(guān)于 PCI 總線的描述，錯(cuò)誤的是 。A. PCI 總線是一種與處理器無關(guān)的高速外圍總線B. PCI 總線的基本傳輸機(jī)制是觸發(fā)式傳送C. 系統(tǒng)中可以配置多條 PCI 總線D. PCI 總線不支持即插即用 16. 在鏈?zhǔn)讲樵兎绞较拢娇拷刂破鞯脑O(shè)備 。A. 得到總線使用

8、權(quán)的機(jī)會越多，優(yōu)先級越高B. 得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越低C. 得到總線使用權(quán)的機(jī)會越多，優(yōu)先級越低D. 得到總線使用權(quán)的機(jī)會越少，優(yōu)先級越高二、 綜合應(yīng)用題 ( 總題數(shù)： 14，分?jǐn)?shù)： 49.00) 某微程序控制中，采用水平型直接控制微指令格式，斷定方式。已知全機(jī)共有微命令 20 個(gè)，可判定的外部 條件有 4 個(gè)，控制存儲器容量為 128× 30位。(分?jǐn)?shù)： 6.00 )(1) . 設(shè)計(jì)出微指令具體格式。微命令 20 個(gè)，采用水平型直接控制， 所以微命令字段需 20 位。控制器容量為 128，所以下址字段需 7 位 由于控制存儲器的字長為 30 位，所以判別測試字段為 3

9、位，用譯碼控制。微指令格式下圖所示。微指令格式(2) . 畫出該控制器結(jié)構(gòu)框圖。對應(yīng)上述微指令格式的微程序控制器邏輯框圖如下圖所示。其中微地址寄存器對應(yīng)下址字段，P 字段即為判別測試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存 器 OP碼、各狀態(tài)條件以及判別測試字段所給的判別標(biāo)志( 某一位為 1) ，其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。某 CPU數(shù)據(jù)通路為雙總線結(jié)構(gòu)，如下圖所示圖中： ALU運(yùn)算器 RA ALU的輸入寄存器IR 指令寄存器 PC程序計(jì)數(shù)器R1 R4程序員可用通用寄存器 MAR存儲器地址寄存器 MDR存儲器數(shù)據(jù)緩沖器

10、回答下列問題：(分?jǐn)?shù)： 9.00 )(1) . 圖中連線有誤，畫出修正錯(cuò)誤后的連線圖，不能改變原有的雙總線結(jié)構(gòu)。修改后的數(shù)據(jù)通路如下圖所示。(2) . 如要實(shí)現(xiàn)直接尋址方式，如何修改直接尋址方式是在指令的地址碼部分直接給出主存地址， 所以原圖中應(yīng)有從 IR 的地址碼部分到 MAR的通路(3) . 描述指令 ADD addr，(R1) 從取指令開始的實(shí)現(xiàn)過程。指令的功能為：(R1)+(addr) addr 。要求每一條語句為一條微指令。指令 ADD addr，(R1) 的實(shí)現(xiàn)過程：/ 前 3 條微指令用來取指令；PC MARM +MDRMDRIR/ 第 4，5， 6 條語句用來將 IR 的地址碼

11、部分給出的直接地址 addr 的內(nèi)容送入 RA； IR(addr) MARMMDRMDRRA/ 第 7條語句將 R1 送到 MDR；RiMDR/ 第 8 條語句中的 ADD表示將 ALU的加法結(jié)果送入 MDR；/ 第 9條語句將加法結(jié)果送回地址為 addr 的 M，因?yàn)榇藭r(shí) MAR仍然含有 addr 。ADDMDRMDRM17. 單總線 CPU結(jié)構(gòu)及其數(shù)據(jù)通路如下圖所示，其中： AR為地址寄存器， DR為數(shù)據(jù)寄存器， MEM為主存儲 器，R0R3為通用寄存器， PSW為狀態(tài)寄存器， Y、Z為暫存寄存器， PC為程序計(jì)數(shù)器， IR 為指令寄存器。單總線 CPU結(jié)構(gòu) 有邏輯與指令 AND R0，

12、Addr ，指令含義是：將以 Addr 為直接地址的存儲單元的內(nèi)容讀出，并與 R0 內(nèi)容進(jìn) 行邏輯乘，結(jié)果存入 R0 中。請用寄存器級傳送形式設(shè)計(jì)其執(zhí)行的分布流程。 說明：運(yùn)算器的字長與主存儲器的單元地址長度相等；PC送地址寄存器與 PC加 1 可以在一步完成。由于運(yùn)算器的字長與主存儲器的單元地址長度相等， 直接地址 Addr 與指令的操作碼字段不能一次讀出， 所 以要讀第 2 次。指令 AND R0，Addr 的執(zhí)行分布流程如下：步驟 執(zhí)行步驟 功能1 PC AR,PC+1 PC 送指令地址2 DBUS DR,DRIR 取指到指令寄存器3 PC AR,PC+1 PC 取地址碼4 DBUS D

13、R,DR AR 送源操作數(shù)地址5 DBUS DR,DRY 讀源操作數(shù)6 R0 ·YZ 兩數(shù)相與7 Z R0 結(jié)果送 R018. 單總線 CPU結(jié)構(gòu)如下圖所示，試寫出加法指令 ADD R0，Offs(R1) 的讀取和執(zhí)行流程。其中 R0 表示目的 尋址為寄存器尋址； Offs(R1) 表示源尋址為變址尋址， Offs 是偏移量， R1 是變址寄存器。單總線 CPU結(jié)構(gòu)流程如下：步驟 執(zhí)行步驟 功能1 PC AR,PC+1 PC,Read 送指令地址2 DBUS DR,DRIR 取指到指令寄存器3 Offs(IR 地址碼字段 ) Y 將偏移量送到 Y4 R1+Y Z 偏移量與基址相加5

14、Z AR,Read 新地址送地址寄存器6 DBUS DR,DRY 讀源操作數(shù)7 R0+Y Z 兩數(shù)相加8 Z R0 結(jié)果送 R019. 原理性地說明 ADD R0，R1 指令格式和執(zhí)行步驟。ADD R0， R1，指令中給出操作碼和 R0、R1 的編號，指令執(zhí)行步驟如下：(1) 程序計(jì)數(shù)器 (PC) 的內(nèi)容送地址寄存器；(2) 讀內(nèi)存，讀出內(nèi)容送指令寄存器 (IR) ， PC內(nèi)容+1(增量) ；(3) R0 、R1送 ALU，ALU執(zhí)行加運(yùn)算，運(yùn)算結(jié)果存回 R0 寄存器，保存運(yùn)算結(jié)果的特征狀態(tài)；(4) 檢查有無中斷請求，有則相應(yīng)中斷，無則轉(zhuǎn)入下一條指令的執(zhí)行過程。20. 原理性地說明條件相對轉(zhuǎn)移

15、指令格式和執(zhí)行步驟。條件相對轉(zhuǎn)移指令，指令中給出操作碼和相對轉(zhuǎn)移偏移值，條件轉(zhuǎn)移要依據(jù)的轉(zhuǎn)移判斷條件；指令的執(zhí)行 步驟如下：(1) 程序計(jì)數(shù)器 (PC) 的內(nèi)容送地址寄存器；(2) 讀內(nèi)存，讀出內(nèi)容送指令寄存器 (IR) ， PC內(nèi)容+1(增量) ；(3) 執(zhí)行條件轉(zhuǎn)移指令時(shí)要判別指定的條件，若為真，則執(zhí)行：尚未修改的PC內(nèi)容送 ALU，相對轉(zhuǎn)移偏移值送 ALU， ALU執(zhí)行加操作，結(jié)果送入 PC；否則順序地進(jìn)入下一條指令的執(zhí)行過程。21. 指令按完成的功能不同可分成哪幾類 ?(1) 算術(shù)與邏輯運(yùn)算指令。(2) 移位操作指令。(3) 數(shù)據(jù)傳送指令。(4) 轉(zhuǎn)移指令和子程序調(diào)用與返回指令。(5)

16、 特權(quán)指令。(6) 其他指令。22. 原理性地說明子程序調(diào)用指令的指令格式和執(zhí)行步驟。子程序調(diào)用指令，指令中給出操作碼和子程序入口地址，指令的執(zhí)行步驟：步驟(1) 、(2) 的取指和最后一步的判中斷同前一條指令的處理；步驟 (3) 修改堆棧指針 SP并送地址寄存器；步驟 (4) 把 PC的內(nèi)容寫到主 存儲器的堆棧中， 完成了保存斷點(diǎn)； 步驟(5) 把指令中給出的子程序地址送入程序計(jì)數(shù)器PC中(這要看是如何給出這一地址的，按實(shí)際情況具體處理) 。23. 設(shè)計(jì)微程序控制器的控制器部件需要哪些步驟?(1) 劃分每一條指令的執(zhí)行步驟，設(shè)計(jì)每一條指令的每一個(gè)執(zhí)行步驟的具體操作功能。(2) 確定在實(shí)現(xiàn)這些

17、功能時(shí)，相關(guān)計(jì)算機(jī)各功能部件要求使用哪些控制信號。(3) 需要選用何種具體邏輯線路， 采用何種處理方案來分步驟地形成并向計(jì)算機(jī)各功能部件提供這些控制信 號。24. 說明計(jì)算機(jī)的組合邏輯控制器和微程序控制器在組成和運(yùn)行原理兩個(gè)方面的異同之處，比較其優(yōu)缺點(diǎn)。組合邏輯的控制器和微程序的控制器是計(jì)算機(jī)中兩種不同類型的控制器，其共同點(diǎn)是：基本功能都是提供 計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)行所需要的控制信號，組成部分都有程序計(jì)數(shù)器PC、指令寄存器 IR ，都是分成幾個(gè)執(zhí)行步驟完成每一條指令的具體功能。不同點(diǎn)主要表現(xiàn)在處理指令執(zhí)行步驟的方法上，其提供控制信號的 方案不一樣。(1) 組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)

18、行步驟， 用組合邏輯電路直接給出應(yīng)提供的控制信號。 其優(yōu) 點(diǎn)是運(yùn)行速度明顯加快；缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)方法復(fù)雜些，但隨著大規(guī)?，F(xiàn)場可編程集成電路的出現(xiàn)，該缺 點(diǎn)已得到大緩解。(2) 微程序的控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟的， 應(yīng)提供的控制信號是從控制存儲器中讀 出來的，并經(jīng)過一個(gè)微指令寄存器送到被控制部件。其缺點(diǎn)是運(yùn)行速度慢；優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡單些，易 用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，理論上可實(shí)現(xiàn)動態(tài)微程序設(shè)計(jì)。25. 使用組合邏輯的控制器設(shè)計(jì)控制器部件要經(jīng)過哪幾個(gè)階段 ?(1) 劃分每一條指令的執(zhí)行步驟，設(shè)計(jì)每一條指令的每一個(gè)執(zhí)行步驟的具體操作功能。(2) 確定在實(shí)現(xiàn)這些功能時(shí)，相關(guān)

19、計(jì)算機(jī)各功能部件要求使用哪些控制信號。(3) 需要選用何種具體邏輯線路， 采用何種處理方案來分步驟地形成并向計(jì)算機(jī)各功能部件提供出這些控制 信號。26. 簡述計(jì)算機(jī)控制器的功能和執(zhí)行一條指令所需的步驟?？刂破鞑考怯?jì)算機(jī)的五大功能部件之一，其作用是向整機(jī)每個(gè)部件 (包括控制器部件本身 ) 提供協(xié)同運(yùn)行 所需要的控制信號。計(jì)算機(jī)的最本質(zhì)的功能是連續(xù)執(zhí)行指令，而每一條指令往往又要分成幾個(gè)執(zhí)行步驟才 得以完成。由此又可以說，計(jì)算機(jī)控制器的基本功能是依據(jù)當(dāng)前正在執(zhí)行的指令和它所處的執(zhí)行步驟，形 成(或稱得到 )并提供在這一時(shí)刻整機(jī)各部件要用到的控制信號。3 個(gè)階段完成，控制器還要保證能按程序中設(shè)定執(zhí)行一條指令，要經(jīng)過讀取指令、分析指令、執(zhí)行指令這 的指令運(yùn)行次序，自動地連續(xù)執(zhí)行指令序列。27. 簡述計(jì)算機(jī)控制器的作用。