微機(jī)原理習(xí)題集

1、微機(jī)原理第二章練習(xí)題及解一：單項(xiàng)選擇題l 8086CPU復(fù)位后, 下列寄存器的值為（ C ）。A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFHl 8086CPU復(fù)位后, 下列寄存器的值為（ C ）。A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFHl 當(dāng)RESET信號為高電平時，寄存器初值為FFFFH的是（ A ）。A：CS B：ES

2、 C：IP D：BPl 地址鎖存發(fā)生在指令周期的（ A ）時刻。A：T1 B：T2 C：T3 D：T4l 8086CPU讀數(shù)據(jù)操作在總線周期的（ D ）時刻。A：T1 B：T1，T2 C：T2，T3 D：T3，T4l 8086CPU寫數(shù)據(jù)操作在總線周期的（ D ）時刻。A：T1 B：T2 C：T2，T3 D：T2，T3，T4l 8086與外設(shè)進(jìn)行數(shù)據(jù)交換時，常會在（ C ）后進(jìn)入等待周期。A：T1 B：T2 C：T3 D：T4 l 計(jì)算機(jī)中數(shù)據(jù)總線驅(qū)動器采用的基本邏輯單元是（ C ）。A：反相器 B：觸發(fā)器 C：三態(tài)門 D：譯碼器l 計(jì)算機(jī)中地址鎖存器采用的基本邏輯單元是（ B ）。A：反相器

3、 B：觸發(fā)器 C：三態(tài)門 D：譯碼器l 計(jì)算機(jī)中地址鎖存器的輸出信號狀態(tài)是（ B ）。A：單向雙態(tài) B：單向三態(tài) C：雙向雙態(tài) D：雙向三態(tài)l 8086CPU從功能結(jié)構(gòu)上看，是由（ D ）組成A：控制器和運(yùn)算器 B：控制器,運(yùn)算器和寄存器C：控制器和20位物理地址加法器 D：執(zhí)行單元和總線接口單元l 執(zhí)行指令I(lǐng)RET后彈出堆棧的寄存器先后順序?yàn)椋?D ）。A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CSl 下列邏輯地址中對應(yīng)不同的物理地址的是（ C ）。A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740Hl

4、8086CPU的控制線/BHE = 0，地址線A0 = 0時，有（ B ）。A：從偶地址開始完成8位數(shù)據(jù)傳送 B：從偶地址開始完成16位數(shù)據(jù)傳送C：從奇地址開始完成8位數(shù)據(jù)傳送 D：從奇地址開始完成16位數(shù)據(jù)傳送l 8086CPU的控制線/BHE = 1，地址線A0 = 0時，有（ A ）。A：從偶地址開始完成8位數(shù)據(jù)傳送 B：從偶地址開始完成16位數(shù)據(jù)傳送C：從奇地址開始完成8位數(shù)據(jù)傳送 D：從奇地址開始完成16位數(shù)據(jù)傳送l 8086CPU的控制線/BHE = 0，地址線A0 = 1時，有（ C ）。A：從偶地址開始完成8位數(shù)據(jù)傳送 B：從偶地址開始完成16位數(shù)據(jù)傳送C：從奇地址開始完成8位

5、數(shù)據(jù)傳送 D：從奇地址開始完成16位數(shù)據(jù)傳送l 指令隊(duì)列具有（ D ）的作用。A：暫存操作數(shù)地址 B：暫存操作數(shù)C：暫存指令地址 D：暫存預(yù)取指令l PC386計(jì)算機(jī)中，CPU進(jìn)行算術(shù)和邏輯運(yùn)算時，可處理的數(shù)據(jù)的長度為（ D ）。A：8位 B：16位 C：32位 D：都可以l 8086系統(tǒng)中，每個邏輯段的多存儲單元數(shù)為（ C ）。A：1MB B：256B C：64KB D：根據(jù)需要而定l 下列說法中屬于最小工作模式特點(diǎn)的是（ A ）。A：CPU提供全部的控制信號 B：由編程進(jìn)行模式設(shè)定C：不需要8286收發(fā)器 D：需要總線控制器8288l 下列說法中屬于最大工作模式特點(diǎn)的是（ C ）。A：M/

6、IO引腳可直接引用 B：由編程進(jìn)行模式設(shè)定C：需要總線控制器8288 D：適用于單一處理機(jī)系統(tǒng)l 包含在8086CPU芯片內(nèi)部的是（ A ）。A：算術(shù)邏輯單元 B：主存儲器單元C：輸入、輸出單元 D：磁盤驅(qū)動器l 8086當(dāng)前被執(zhí)行的指令存放在（ D ）。A：DS：BX B：SS：SPC：CS：PC D：CS：IPl 微機(jī)系統(tǒng)中，主機(jī)與硬盤的數(shù)據(jù)交換用（ B ）方式。A：中斷控制 B：DMA控制C：查詢控制 D：無條件程序控制l 芯片組中北橋芯片不能提供的功能是（ D ）。A：對CPU的支持 B：內(nèi)存管理C：Cache管理 D：CPU與ISA橋的控制l 下列敘述錯誤的是（ D ）。A：PC/A

7、T機(jī)用8086CPU B：PC/XT機(jī)用8088CPUC：8086CPU的尋址范圍為1MB D：80286CPU的尋址范圍為32MBl 同步和異步兩種傳輸方式比較，傳送效率最高的是（ C ）。A：同步方式 B：異步方式C：同步和異步方式效率相同 D：無法比較l 8086中，存儲器物理地址形成算法是（ B ）。A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址16H+偏移地址 D：段地址10 +偏移地址l CPU訪問一次存儲器單元所用機(jī)器周期數(shù)由（ B ）決定。A：讀取指令字節(jié)的最短時間 B：讀取數(shù)據(jù)字節(jié)的最長時間C：讀取數(shù)據(jù)字節(jié)的平均時間 D：寫入數(shù)據(jù)字節(jié)的平均時間l 8086系統(tǒng)中

8、外設(shè)請求總線控制權(quán)是通過控制線（ C ）。A：NMI B：TEST C：HOLD D：INTRl 堆棧存儲器存取數(shù)據(jù)的方式是（ C ）。A：先進(jìn)先出 B：隨機(jī)存取 C：先進(jìn)后出 D：都可以l 8086系統(tǒng)中，一個棧可用的最大存儲空間是（ B ）。A：IMB B：64KBC：由SP初值決定 D：由SS初值決定l 存儲字長是指（ B ）。A：存儲單元中二進(jìn)制代碼組合 B：存儲單元中二進(jìn)制代碼個數(shù)C：存儲單元的個數(shù) D：以上都是l 8086中，關(guān)于總線的敘述，錯誤的是（ D ）。A：數(shù)據(jù)總線中信息流是雙向的 B：地址總線中信息流是單向的C：控制總線中信息流是獨(dú)立的 D：以上敘述都不對l 8086的空

9、閑周期Tt發(fā)生在（ D ）。A：T1后 B：T2后 C：T3后 D：T4后l 8086CPU中，控制線/RD和/WR的作用是（ C ）。A：數(shù)據(jù)收發(fā)器方向控制 B：存儲器存取操作控制C：存儲器片選控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線DT/R的作用是（ A ）。A：數(shù)據(jù)總線收發(fā)器方向控制 B：存儲器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線ALE的作用是（ D ）。A：數(shù)據(jù)總線收發(fā)器方向控制 B：存儲器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線/DEN的作用是（ C ）。A：

10、數(shù)據(jù)總線收發(fā)器方向控制 B：存儲器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8088CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（ A ）。A：1片 B：2片 C：8片 D：16片l 8086CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（ B ）。A：1片 B：2片 C：8片 D：16片l 8088CPU中，需要地址鎖存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，需要地址鎖存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，確定下一條指令的物理地址的算術(shù)表達(dá)式為（ A ）。A：CS16IP B：DS

11、16SIC：SS16SP D：ES16DIl 若某CPU具有64GB的尋址能力，則該CPU的地址總線寬度為（ B ）。A：64 B：36 C：32 D：24l 當(dāng)8086與外設(shè)交換數(shù)據(jù)時，常會在（ C ）進(jìn)入等待周期Tw。A：T1與T2之間 B：T2與T3之間C：T3與T4之間 D：T4與T1之間l 若寄存器中的數(shù)左移2位且無溢出，則新數(shù)值是原數(shù)值的（ C ）。A：1倍 B：2倍 C：4倍 D：8倍l 若寄存器中的數(shù)右移1位且無1數(shù)移出，則新數(shù)值是原數(shù)值的（ B ）。A：一倍 B：1/2倍 C：1/4倍 D：1/8倍l 8086CPU有（ C ）個16位的通用寄存器。A：2 B：4 C：8 D

12、：16l 8086CPU有（ C ）個8位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ B ）個16位的段寄存器。A：2 B：4 C：8 D：16l 8086CPU共有（ D ）個16位寄存器。A：4 B：8 C：10 D：14l 8086CPU能夠直接執(zhí)行的語言是（ B ）。A：匯編語言 B：機(jī)器語言 C：C語言 D：JAVA語言l 8086CPU響應(yīng)可屏蔽中斷后，不能自動執(zhí)行的是（ A ）。A：保存所有寄存器中的內(nèi)容 B：保存指令指針寄存器IP中的內(nèi)容C：保存狀態(tài)寄存器F中的內(nèi)容 D：不能響應(yīng)較低級別的中斷l(xiāng) 在計(jì)算機(jī)中，字節(jié)的英文名字是（ B ）。A：bit B：

13、byte C：bout D：bpsl Pentium芯片有8KB指令Cache和數(shù)據(jù)Cache，作用是（ C ）。A：彌補(bǔ)外存容量不足 B：彌補(bǔ)主存容量不足C：加快指令執(zhí)行速度 D：對外存和主存進(jìn)行管理l 在DMA方式下，CPU與總線的關(guān)系是（ C ）。A：CPU只能控制地址總線 B：CPU只能控制數(shù)據(jù)總線C：CPU與總線為隔離狀態(tài) D：CPU與總線為短接狀態(tài)l 80486CPU與80386CPU比較，內(nèi)部增加的功能部件是（ C ）。A：分段部件和分頁部件 B：預(yù)取部件和譯碼部件C：Cache部件和浮點(diǎn)運(yùn)算部件 D：執(zhí)行部件和總線接口部件l 8086CPU中，時間周期、指令周期和總線周期的費(fèi)時

14、長短的排列是（ C ）。A：時間周期指令周期總線周期 B：時間周期總線周期指令周期C：指令周期總線周期時間周期 D：總線周期指令周期時間周期l 16個字?jǐn)?shù)據(jù)存儲區(qū)的首址為70A0H：DDF6H，末字單元的物理地址為（ C ）。A：7E7F6H B：7E816H C：7E814H D：7E7F8Hl 8個字節(jié)數(shù)據(jù)存儲區(qū)的首址為70A0H：DDF6H，末字節(jié)單元的物理地址為（ D ）。A：7E7F6H B：7E7FEH C：7E714H D：7E7FDHl CPU對存儲器訪問時，地址線和數(shù)據(jù)線的有效時間關(guān)系為（ B ）。A：同時有效 B：地址線先有效C：數(shù)據(jù)線先有效 D：同時無效l 8086CPU

15、由兩部分組成，即執(zhí)行單元和（ B ）。A：運(yùn)算器單元 B：總線接口單元C：寄存器單元 D：控制器l Pentium微處理器的內(nèi)部數(shù)據(jù)寬度為（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium微處理器中共有（ B ）段寄存器。A：4個 B：6個 C：8個 D：7個l Pentium 4與80486DX相比，其特點(diǎn)是（ D ）。A：有浮點(diǎn)處理功能 B：有Cache存儲器C：內(nèi)部數(shù)據(jù)總線為32位 D：外部數(shù)據(jù)總線為64位 l Pentium 4微處理器物理地址的最大存儲空間是（ B ）。A：256MB B：4GB C：64GB D：64TB l Pentium 4微處理器可尋

16、址的最大存儲空間是（ C ）。A：256MB B：4GB C：64GB D：64TBl Pentium 微處理器的內(nèi)部數(shù)據(jù)寬度是（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium 微處理器中共有幾個段寄存器（ C ）。A：4個 B：5個 C：6 D：7個l Pentium 微處理器進(jìn)行存儲器讀寫操作時，時鐘周期T1完成（ B ）操作。A：讀寫控制信號為高電平 B：發(fā)送存儲器地址C：讀操作碼 D：讀操作數(shù)二：填空題l 某存儲器單元的實(shí)際地址為2BC60H，若該存儲器單元所在段首地址為2AF0H，則該存儲器單元的段內(nèi)偏移地址為（ 0D60H ）。l PC/XT微機(jī)開機(jī)時，

17、第一條執(zhí)行的指令存放地址為（ FFFF0H ）。l 8086CPU復(fù)位后，寄存器CS中的值為（ FFFFH ）、IP中的值為（ 0000H ）、DS中的值為（ 0000H ）。l 8086執(zhí)行部件EU中的控制單元從（ 指令隊(duì)列緩沖器 ）中取指令。l 8086總線接口部件BIU中的指令隊(duì)列緩沖器經(jīng)總線從（ 存儲器 ）中取指令。l 一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲器偶地址單元處，完成16位數(shù)據(jù)讀取需總線周期數(shù)為（ 1個 ）。l 一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲器奇地址單元處，完成16位數(shù)據(jù)讀取需總線周期數(shù)為（ 2個 ）。l 三態(tài)門有三種輸出狀態(tài)，即高電平、低電平和（ 高阻態(tài) ）。

18、l 從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用（ 鎖存器 ）芯片。l 8086CPU復(fù)位后，寄存器中的值進(jìn)入初始狀態(tài)，問此時（CS）=（ FFFFH ）、（IP）=（ 0000H ）、（DS）=（ 0000H ）。l 8086CPU中有8個16位通用寄存器，它們是（ AX ）、（ BX ）、（ CX ）、（ DX ）、（ SP ）、（ BP ）、（ SI ）、和（ DI ）。l 8086CPU中有8個8位通用寄存器，它們是（ AH ）、（ AL ）、（ BH ）、（ BL ）、（ CH ）、（ CL ）、（ DH ）、和（ DL ）。l 8086CPU中有4個16位段寄存器，它們是（ CS ）、（

19、 DS ）、（ ES ）、和（ SS ）。l 8086CPU的標(biāo)志寄存器中有3個控制標(biāo)志位，符號是（ IF ）、（ DF ）、（ TF ）；有6個狀態(tài)標(biāo)志位，符號是（ CF ）、（ OF ）、（ AF ）、（ ZF ）、（ SF ）、（ PF ）。l 8086CPU響應(yīng)可屏蔽中斷的條件是（ IF = 1 ）。l 若單步調(diào)試程序時，應(yīng)設(shè)定控制標(biāo)志TF為（ 1 ）。l 狀態(tài)標(biāo)志OF用于（ 有符號數(shù) ）的（ 溢出 ）標(biāo)志。l 狀態(tài)標(biāo)志CF用于（ 無符號數(shù) ）加法的（ 進(jìn)位 ）標(biāo)志或減法的（ 借位 ）標(biāo)志。l 狀態(tài)標(biāo)志AF又稱為（ 輔助進(jìn)位 ）標(biāo)志。l 當(dāng)運(yùn)算結(jié)果為0時，狀態(tài)標(biāo)志ZF的值為（ 1 ）。

20、l 狀態(tài)標(biāo)志SF僅能用于（ 有符號數(shù) ）的運(yùn)算中。l 8086CPU將1MB存儲器空間分為（ 若干個 ）段，每段存儲量不超過（ 64KB ）。l 實(shí)際地址又稱為（ 物理 ）地址，用（ 20 ）位二進(jìn)制或（ 5 ）位十六進(jìn)制表示；邏輯地址由（ 段首 ）地址和（ 段內(nèi)偏移 ）地址構(gòu)成，均用（ 16 ）位二進(jìn)制表示。l 控制線DT/R用于控制（ 雙向緩沖器 ）的方向有效端；/DEL用于控制（ 雙向緩沖器 ）的片選有效端。l 當(dāng)INTR端輸入一個（ 高 ）電平時，（ 可屏蔽中斷 ）獲得了中斷請求。l 當(dāng)NMI端輸入一個（ 上升沿 ）觸發(fā)時，（ 非屏蔽中斷 ）獲得了中斷請求。l 8086CPU由（ 執(zhí)行

21、 ）單元EU和（ 總線接口 ）單元BIU兩部分組成。l 在8086CPU 的EU 單元中，運(yùn)算器 ALU 除完成算術(shù)運(yùn)算及邏輯運(yùn)算外，還可完成（ 16位偏移地址 ）運(yùn)算。l 在8086CPU 的BIU單元中，地址加法器的入口數(shù)據(jù)是（ 16 ）位，出口數(shù)據(jù)是（ 20 ）位。l 8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線為（ 16 ）位；8086CPU的片外數(shù)據(jù)線為（ 16 ）位；8088CPU的片外數(shù)據(jù)線為（ 8 ）位。l 8086CPU的指令隊(duì)列由（ 6 ）個8位的移位寄存器組成；8088CPU的指令隊(duì)列由（ 4 ）個8位的移位寄存器組成。l 指令隊(duì)列的作用是（ 存放譯碼器將要譯碼的指令 ）。

22、l 8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是（ 提高CPU執(zhí)行速度 ）。l 32位地址5890H：3200H表示的實(shí)際址址為（ 5BB00H ）。l 8086CPU的1MB存儲空間由（ 奇 ）庫和（ 偶 ）庫組成，每個庫的最大容量為（ 512KB ）；控制線/BHE控制（ 奇 ）庫的有效；地址線A0控制（ 偶 ）庫的有效。l 若控制線/BHE = 0、地址線A0 = 0，可完成（ 16 ）位數(shù)據(jù)操作；若。控制線 /BHE = 1、地址線A0 = 0，可完成（ 低8 ）位數(shù)據(jù)操作。l 8086CPU從存儲器單元中讀取數(shù)據(jù)時，控制線/RD應(yīng)輸出（ 低 ）電平、/WR應(yīng)輸出（ 高 ）電平；8086C

23、PU向存儲器單元中寫入數(shù)據(jù)時，控制線/RD應(yīng)輸出（ 高 ）電平、/WR應(yīng)輸出（ 低 ）電平。l 計(jì)算機(jī)中存儲器按（ 字節(jié) ）組織，即每個存儲單元含（ 8 ）個二進(jìn)制位。l 堆棧操作應(yīng)滿足（ 前進(jìn)后出 ）的原則；指令隊(duì)列應(yīng)滿足（ 前進(jìn)先出 ）的原則。l 堆棧操作中，SP總是指向堆棧的（ 堆頂 ）。l CPU尋址外設(shè)有（ 獨(dú)立編址 ）和（ 統(tǒng)一編址 ）兩種方式，8086CPU采用（ 獨(dú)立編址 ）。l 8086CPU尋址外設(shè)為獨(dú)立編址方式，使用專門的指令為（ IN ）和（ OUT ）。l I/O端口與存儲器統(tǒng)一編址的主要優(yōu)點(diǎn)是（ 不需要專用控制線判別 ）。l I/O端口與存儲器獨(dú)立編址的主要優(yōu)點(diǎn)是（

24、 I/O端口不占用存儲器單元 ）。l 8086CPU地址/數(shù)據(jù)線復(fù)用線在（ T1 ）時刻分離地址線，此時8086CPU控制線ALE應(yīng)輸出（ 高 ）電平。l 當(dāng)存儲器的讀取時間大于CPU的讀出時間時，8086CPU根據(jù)控制線READY的狀態(tài)，應(yīng)在周期（ T3與T4 ）間插入（ 等待 ）周期。l 若8086CPU工作于最小工作方式，控制線MN/MX應(yīng)接（ 高 ）電平；若8086CPU工作于最大工作方式，控制線MN/MX應(yīng)接（ 低 ）電平。l 當(dāng)8086CPU向存儲器寫數(shù)據(jù)時，控制線DT/R應(yīng)輸出（ 高 ）電平；當(dāng)8086CPU從存儲器讀數(shù)據(jù)時，控制線DT/R應(yīng)輸出（ 低 ）電平。l 規(guī)則字既應(yīng)從存

25、儲器的（ 偶 ）地址存放（ 字以上 ）數(shù)據(jù)；非規(guī)則字既應(yīng)從存儲器的（ 奇 ）地址存放（ 字以上 ）數(shù)據(jù)。l 8086CPU可訪問（ 64K ）個I/O字節(jié)端口；（ 32K ）個I/O字端口。l 在數(shù)據(jù)傳送時，DMA方式與中斷方式比較，主要優(yōu)點(diǎn)是（ 數(shù)據(jù)傳送速度快 ）。l 差錯控制法中常用奇偶校驗(yàn)碼和CRC校驗(yàn)碼，在每一字節(jié)的末尾增加1比特的是 （ 奇偶校驗(yàn)碼 ）。l 8086CPU中，設(shè)堆棧段寄存器（SS）=2000H；堆棧棧頂指針寄存器（SP）=0100H，執(zhí)行指令PUSH SP后，（SP）=（ 00FEH ）；棧頂?shù)奈锢淼刂肥牵?200FEH ）。l 8088CPU的片內(nèi)數(shù)據(jù)線為（ 16

26、）條，片外數(shù)據(jù)線為（ 8 ）條。l 8086CPU的片內(nèi)數(shù)據(jù)線為（ 16 ）條，片外數(shù)據(jù)線為（ 16 ）條。l 若CPU的地址總線寬度為 N ，則可尋址（ 2N ）個存儲器單元。l 8086工作于最小工作模式時，控制總線由（ CPU本身 ）產(chǎn)生，工作于最大工作模式時，控制總線由（ 總線控制器8288 ）產(chǎn)生。l CPU不同功能的控制線具有傳送（ 方向 ）和控制（ 電平 ）的特征。l 從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用邏輯芯片（ 鎖存器 ）。l 地址/數(shù)據(jù)復(fù)用線中的雙向數(shù)據(jù)傳送需用邏輯芯片（ 雙向緩沖器 ）。l 8086CPU的控制線ALE接邏輯芯片鎖存器的（ 鎖存觸發(fā)有效 ）端。l 808

27、6CPU的控制線/DEL接邏輯芯片雙向緩沖器的（ 片選有效 ）端。l 8086CPU的控制線DT/R接邏輯芯片雙向緩沖器的（ 方向控制 ）端。l 8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是為了提高（ CPU執(zhí)行速度 ）。三：判斷題l 8086CPU和8088CPU都是16位微處理芯片（ ）。l 8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線均為16位（ ）l 8086CPU和8088CPU的片外數(shù)據(jù)線均為16位（ ）。l 8086CPU和8088CPU的字長均為16位（ ）。l 8086CPU中一個字?jǐn)?shù)據(jù)可存放在一個存儲單元（ ）。l 8086CPU和8088CPU的地址線均為20位（ ）。l 80

28、86CPU中，數(shù)據(jù)線D0D15和地址線A0A15為復(fù)用引腳（ ）。l 8088CPU中，數(shù)據(jù)線D0D15和地址線A0A15為復(fù)用引腳（ ）。l 若CPU的地址線為N條，則可尋址2N個存儲器單元（ ）。l 當(dāng)計(jì)算機(jī)主頻確定后，數(shù)據(jù)線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（ ）。l 當(dāng)計(jì)算機(jī)主頻確定后，地址線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（ ）。l 8086CPU和8088CPU的指令隊(duì)列長度均一樣（ ）。l 執(zhí)行轉(zhuǎn)移指令時，指令隊(duì)列中的原內(nèi)容不變（ ）。l 8086CPU中的通用寄存器僅能16位操作（ ）。l 8086CPU的16位標(biāo)志寄存器中每位均有確定含義（ ）。l 8086CPU的EU單元中，ALU為

29、16位加法器（ ）。l 8086CPU的BIU單元中，地址加法器為16位加法器（ ）。l 8086CPU的EU單元直接經(jīng)外部總線讀取數(shù)據(jù)（ ）。l 8086CPU的BIU單元直接經(jīng)外部總線讀取數(shù)據(jù)（ ）。l 與堆棧操作有關(guān)的寄存器有SS、SP和BP（ ）。l 8086CPU的堆棧操作應(yīng)滿足先進(jìn)后出的原則（ ）。l 8086CPU的指令隊(duì)列操作應(yīng)滿足先進(jìn)后出的原則（ ）。l 堆棧指針寄存器SP總是指向堆棧的棧頂（ ）。l 堆?；芳拇嫫鰾P總是指向堆棧的棧底（ ）。l 與程序操作有關(guān)的寄存器有CS和IP（ ）。l 與源數(shù)據(jù)塊操作有關(guān)的寄存器有DS和SI（ ）。l 與目的數(shù)據(jù)塊操作有關(guān)的寄存器有E

30、S和DI（ ）。l 寄存器BX可8位操作也可16位操作（ ）。l 寄存器BP可8位操作也可16位操作（ ）。l 寄存器ES可8位操作也可16位操作（ ）。l 從CPU的地址/數(shù)據(jù)復(fù)用線中分離地址線需用緩沖器（ ）。l 8086CPU允許在一個存儲單元中存入8位數(shù)據(jù)或者16位數(shù)據(jù)（ ）。l 計(jì)算機(jī)的內(nèi)存儲系統(tǒng)中，每個存儲單元僅能存放8位二進(jìn)制數(shù)（ ）。l 物理地址確定后，邏輯地址具有唯一性（ ）。l 由于8086CPU有20條地址線，所以有一個20位的地址寄存器（ ）。l 由于8086CPU有20條地址線，所以可尋址1MB的存儲空間（ ）。l 由于8086CPU有20條地址線，所以可尋址1MB的

31、I/O端口（ ）。l 8086CPU可尋址64K個字節(jié)數(shù)據(jù)的I/O端口（ ）。l 8086CPU可尋址64K個字?jǐn)?shù)據(jù)的I/O端口（ ）。l 8086CPU對存儲器單元和I/O端口進(jìn)行統(tǒng)一編址（ ）。l 8086CPU的1MB存儲空間可分為若干個邏輯段（ ）。l 8086CPU的每個邏輯段的存儲容量不能超過64KB（ ）。l 8086CPU不允許多個邏輯段重疊或交叉（ ）。l 8086CPU允許代碼段和數(shù)據(jù)段重疊（ ）。l 規(guī)則字即存放字節(jié)數(shù)據(jù)的存儲單元地址必順為偶地址（ ）。l 規(guī)則字即存放字?jǐn)?shù)據(jù)的存儲單元地址必順為偶地址（ ）。l 規(guī)則字、非規(guī)則字的讀寫周期數(shù)均一樣（ ）。l 8086CPU

32、為了完成16位數(shù)據(jù)的讀取，將內(nèi)存儲系統(tǒng)分為奇庫和偶庫（ ）。l 8088CPU為了完成16位數(shù)據(jù)的讀取，將內(nèi)存儲系統(tǒng)分為奇庫和偶庫（ ）。l 奇庫的8位數(shù)據(jù)線接16位數(shù)據(jù)總線的低8位（ ）。l 偶庫的8位數(shù)據(jù)線接16位數(shù)據(jù)總線的低8位（ ）。l 當(dāng)控制線/BHE輸出高電平時，可完成16位數(shù)據(jù)傳送（ ）。l 8086系統(tǒng)中，存儲器偶庫的片選有效控制信號由地址線A0提供（ ）。l 8086系統(tǒng)中，存儲器奇庫的片選有效控制信號由控制線/BHE提供（ ）。l 8088系統(tǒng)中有控制線/BHE（ ）。l 8088CPU將1MB的存儲空間分為奇庫和偶庫（ ）。l 8086CPU的字存儲中，低地址存字的高8位

33、，高地址存字的低8位（ ）。l 8086CPU的字存儲中，低地址存字的低8位，高地址存字的高8位（ ）。 l 寄存器尋址比存儲器尋址的運(yùn)算速度快（ ）。l 執(zhí)行轉(zhuǎn)移指令時，指令隊(duì)列中的原內(nèi)容不變（ ）。l 若指令中源、目的操作數(shù)均為寄存器操作數(shù)，則總線操作無效（ ）。 l 在8086CPU的引腳中，地址線引腳和數(shù)據(jù)線引腳是復(fù)用的（ ）。l 在8086CPU的引腳中，控制線引腳和數(shù)據(jù)線引腳是復(fù)用的（ ）。l 8086CPU在總線周期的T1時刻從地址/數(shù)據(jù)復(fù)用線中分離出地址信息（ ）。l 8086CPU在總線周期的T1時刻從地址/數(shù)據(jù)復(fù)用線中分離出數(shù)據(jù)信息（ ）。l 在總線周期的T1時刻分離出的地

34、址信息應(yīng)在整在總線周期內(nèi)保持（ ）。l 從CPU的地址/數(shù)據(jù)復(fù)用線中分離地址線需地址鎖存器（ ）。l 8086CPU的控制線ALE在總線周期的T1時刻輸出高電平（ ）。l 當(dāng)控制線READY輸出高電平時，應(yīng)在周期T3、T4間插入等待周期（ ）。l 控制線/DEL輸出低電平時，雙向緩沖器片選有效（ ）。l 控制線DT/R輸出低電平時，CPU寫數(shù)據(jù)有效（ ）。l 控制線DT/R控制存儲器芯片讀寫有效端（ ）。l 控制線/RD控制存儲器芯片讀有效端（ ）。l 控制線RESET輸入高電平復(fù)位后，段寄存器CS中的值為全0（ ）。l 8086CPU上電復(fù)位后，執(zhí)行第一條指令的實(shí)際地址為FFFF0H（ ）。

35、l 8086CPU上電復(fù)位后，數(shù)據(jù)段寄存器DS中的值為全0（ ）。l 8086CPU的中斷向量表由128個字節(jié)構(gòu)成，可提供32個中斷向量（ ）。l PC/XT機(jī)的中斷向量表由128個字節(jié)構(gòu)成，可提供32個中斷向量（ ）。l 執(zhí)行INT 10H時，中服程序的入口地址在00040H開始存放（ ）。l 每一個中服程序的入口地址占用中斷向量表的4個地址（ ）。 l 當(dāng)可屏蔽中斷INTR獲得高電平時有可屏蔽中斷請求發(fā)生（ ）。l 當(dāng)非屏蔽中斷NMI獲得高電平時有非屏蔽中斷請求發(fā)生（ ）。l 響應(yīng)可屏蔽中斷INTR的條件是控制標(biāo)志位IF必須清0（ ）。l 響應(yīng)非屏蔽中斷NMI的條件是控制標(biāo)志位IF必須置1

36、（ ）。l 8086CPU響應(yīng)中斷后應(yīng)將標(biāo)志位IF和TF置1（ ）。l 8086CPU工作于最小工作模式時，控制線由8086CPU提供（ ）。l 8086CPU工作于最大工作模式時，控制線由8086CPU提供（ ）。l 80486CPU的數(shù)據(jù)總線和地址總線都是32位（ ）。四：簡答題l 計(jì)算機(jī)中，CPU的地址線與訪問存儲器單元范圍的關(guān)系是什么？【解】：在計(jì)算機(jī)中，若CPU的地址線引腳數(shù)為N條，則訪問存儲器單元的數(shù)量為2N個，訪問存儲器單元范圍為02N-1。l 8086CPU中指令隊(duì)列的功能和工作原理？【解】：8086CPU中指令隊(duì)列的功能是完成指令的流水線操作。BIU單位經(jīng)總線從程序存儲器中讀

37、取指令并放入指令隊(duì)列緩沖器，EU單元從指令隊(duì)列緩沖器中獲取指令，因EU并未直接從程序存儲器中讀取指令，而是經(jīng)指令隊(duì)列緩沖，使取指和執(zhí)指能同時操作，提高了CPU的效率。l 8086CPU的堆棧操作原理？【解】：8086CPU的堆棧是一段特殊定義的存儲區(qū)，用于存放CPU堆棧操作時的數(shù)據(jù)。在執(zhí)行堆棧操作前，需先定義堆棧段SS、堆棧深度（棧底）和堆棧棧頂指針SP。數(shù)據(jù)的入棧出棧操作類型均為16位，入棧操作時，棧頂指針值先自動減2（SP=SP-2），然后16位數(shù)據(jù)從棧頂處入棧；出棧操作時，16位數(shù)據(jù)先從棧頂處出棧，然后棧頂指針值自動加2（SP=SP+2）。l 8086CPU的最小和最大工作模式的主要不同

38、點(diǎn)？【解】：CPU的控制線應(yīng)用方式不同：在最小工作模式下，計(jì)算機(jī)系統(tǒng)的所需的控制線由CPU直接提供；在最大工作模式下，CPU僅為計(jì)算機(jī)系統(tǒng)提供必要的控制線，而系統(tǒng)所需的控制線由專用芯片總線控制器8288產(chǎn)生。計(jì)算機(jī)系統(tǒng)復(fù)雜度不同：在最小工作模式下，計(jì)算機(jī)系統(tǒng)僅用單處理器（8086）組成，系統(tǒng)結(jié)構(gòu)簡單且功能也較?。辉谧畲蠊ぷ髂Ｊ较?，計(jì)算機(jī)系統(tǒng)由多處理器組成，除8086CPU外，還有總線控制器8288和協(xié)處理器8087。l 8086CPU中的EU單元，BIU單元的特點(diǎn)？【解】：8086CPU為實(shí)現(xiàn)指令的流水線操作，將CPU分為指令執(zhí)行單元EU和總線接口單元BIU。EU與一般CPU的結(jié)構(gòu)基本相同，含

39、運(yùn)算器ALU、寄存器、控制器和內(nèi)部總線，但EU不從存儲器中直接讀取指令。BIU是8086CPU的總線接口單元，主要功能有兩點(diǎn)，第一是經(jīng)總線從存儲器中獲得指令和數(shù)據(jù)，指令送指令隊(duì)列緩沖器，以便EU從指令隊(duì)列獲取指令；數(shù)據(jù)經(jīng)片內(nèi)數(shù)據(jù)總線送CPU中的相關(guān)寄存器；第二是20位物理地址的形成，8086CPU中所有寄存器均是16位的，BIU中的地址加法器的入端為16位段首地址和16位段內(nèi)偏移地址，出端為20位的實(shí)際地址，20位地址經(jīng)線完成對存儲器單元或I/O端口的訪問。l 什么叫物理地址？什么叫邏輯地址？【解】：物理地址：完成存儲器單元或I/O端口尋址的實(shí)際地址稱為物理地址，CPU型號不同其物理地址不問，

40、例8080CPU的物理地址16位、8086CPU的物理地址20位、80286CPU的物理地址24位。邏輯地址：物理地址特殊表示方式，例如8086CPU中用16位段首邏輯地址和16位段內(nèi)偏移邏輯地址表示20位的物理地址。物理地址是惟一的，而邏輯地址是多樣的。l 8086CPU和8088CPU的主要區(qū)別？【解】：CPU內(nèi)部的區(qū)別：8086的指令隊(duì)列緩沖器為6字節(jié)，8088為4字節(jié)；CPU數(shù)據(jù)總線的區(qū)別：8086的數(shù)據(jù)總線寬度為16位，8088為8位；CPU控制線的區(qū)別：因8086可一次進(jìn)行16位數(shù)據(jù)的操作，可用控制線/BHE和地址線A0完成對奇偶存儲庫的選擇，8088一次只能對8位數(shù)據(jù)的操作，無控

41、制線/BHE的功能。8086與8088比較，存儲器和I/0選擇控制線的控制電平相反。l 8086CPU的6個狀態(tài)標(biāo)志位的作用是什么？【解】：6個狀態(tài)標(biāo)志位為CF、OF、ZF、SF、AF和PF。CF是無符號數(shù)運(yùn)算時的進(jìn)位或借位標(biāo)志，無進(jìn)位或借位時CF=0，有進(jìn)位或借位時CF=1；OF為有符號數(shù)運(yùn)算時的溢出標(biāo)志，無溢出時OF=0，有溢出時OF=1；ZF是兩數(shù)運(yùn)算時的值0標(biāo)志，運(yùn)算結(jié)果不為0，ZF=0，運(yùn)算結(jié)果為0，ZF=1；SF是有符號數(shù)運(yùn)算時運(yùn)算結(jié)果符號的標(biāo)志，運(yùn)算結(jié)果為正時SF=0，運(yùn)算結(jié)果為負(fù)時SF=1；AF是輔助進(jìn)位標(biāo)志，若D3位到D4位無進(jìn)位時（或D4位到D3位無借位時），AF=0，若D

42、3位到D4位有進(jìn)位時（或D4位到D3位有借位時），AF=1；CF是運(yùn)算結(jié)果的奇偶校驗(yàn)標(biāo)志，若運(yùn)算為奇?zhèn)€1，則PF=0，若運(yùn)算為偶個1，則PF=1。l 8086CPU的3個控制標(biāo)志位的作用是什么？【解】：3個控制標(biāo)志位是IF、DF和TF。IF是可屏蔽中斷中斷允許控制位，當(dāng)IF=0時，有可屏蔽中斷請求，但未中斷響應(yīng)產(chǎn)生，當(dāng)IF=1時，有可屏蔽中斷請求必有中斷響應(yīng)產(chǎn)生；DF是數(shù)據(jù)串操作時的自動增量方向控制位，當(dāng)DF=0時，地址增量方向?yàn)樽詣蛹?，?dāng)DF=1時，地址增量方向?yàn)樽詣訙p；TF是指令單步調(diào)試陷阱控制位，當(dāng)TF=0時無指令單步調(diào)試操作，當(dāng)TF=1時有指令單步調(diào)試操作。l 8086CPU的1M存儲

43、空間可分為多少個邏輯段個每段的尋址范圍是多少？【解】：8086CPU的1M存儲空間可分為任意個邏輯段，段與段之間可連續(xù)也可不連續(xù)，可重疊也可相交。但每個分配邏輯段的尋址范圍不能大于64K。l 什么是統(tǒng)一編址，分別編址? 各有何特點(diǎn)？【解】：統(tǒng)一編址：存儲器單元地址和I/O端口地址在同一個地址空間中分配。由于I/O端口地址占用存儲器單元地址，減少了存儲器的尋址空間，訪問存儲器單元和I/O端口可用相同的指令；分別編址：存儲器單元地址和I/O端口地址在不同的地址空間中分配。存儲器和I/O端口都有獨(dú)立且較大的尋址空間，CPU需要用門的控制線來識別是訪問存儲器還是訪問I/O端口，訪問存儲器單元和I/O端口要用不相的指令。l 8086CPU控制線/BHE，地址線A0對存儲器奇偶庫的作用是什么？【解】：8086CPU對存儲器進(jìn)行組織時，每一存儲單元地址中僅能存放8位二進(jìn)制數(shù)據(jù)，所以8086在進(jìn)行16位數(shù)據(jù)操作時需同時訪問兩個8位的存儲單元。奇庫中存放16位數(shù)據(jù)的高8位，即D8D15，控制線/BHE為奇庫片選控制，偶庫中存放16位數(shù)據(jù)的高