數(shù)字集成電路復習

1、數(shù)字集成電路電路、系統(tǒng)與設(shè)計（第二版）每章小結(jié)中總結(jié)內(nèi)容很重要每章小結(jié)中總結(jié)內(nèi)容很重要第一章 引論 數(shù)字設(shè)計的質(zhì)量評價 IC成本（固定、可變） 功能性和穩(wěn)定性 電壓傳輸特性圖1.11、噪聲容限圖1.12、圖1.13（NMH=VIL-VOL、NMH=VOH-VIH）、 再生性圖1.14、扇入/扇出圖1.16 性能（傳播時間、上升時間、下降時間，圖1.19） 功耗（能量/功耗）第二章 制造工藝（了解） 光刻（光刻過程，圖2.4） 簡化的CMOS工藝流程（圖2.6） 設(shè)計規(guī)則（設(shè)計者與工藝師之間橋梁） 版圖、工藝界面、電路圖（圖2.9） 封裝第三章 器件 二極管二極管 手工分析模型 結(jié)電容 CMOS

2、 閾值電壓 及體效應n+n+p-substrateDSGBVGS+-DepletionRegionn-channel-2.5-2-1.5-1-0.500.40.450.50.550.60.650.70.750.80.850.9VBS (V)VT (V) MOS晶體管電流電壓關(guān)系ID vs VDS-4VDS (V)00.511.522.500.511.522.5x 10ID (A)VGS= 2.5 VVGS= 2.0 VVGS= 1.5 VVGS= 1.0 V00.511.522.50123456x 10-4VDS (V)ID (A)VGS= 2.5 VVGS= 2.0 VVGS= 1.5 VV

3、GS= 1.0 VResistive SaturationVDS = VGS - VTLong ChannelShort ChannelLd=10mLd=0.25m圖3.19截止、線性、飽和 速度飽和亞閾值電流亞閾值電流00.511.522.510-1210-1010-810-610-410-2VGS (V)ID (A)VTLinearExponentialQuadraticTypical values for S:60 . 100 mV/decadeThe Slope FactoroxDnkTqVDCCneIIGS1 ,0S is DVGS for ID2/ID1 =10)1 (10DSkT

4、qVnkTqVDVeeIIDSGS手工分析模型SDGBMOS 電容動態(tài)特性 柵電容、覆蓋電容 溝道電容、結(jié)電容DSGBCGDCGSCSBCDBCGBtoxn+n+Cross sectionLGate oxideBottomSide wallSide wallChannelSourceNDChannel-stop implant NA1SubstrateNAWxjLS實際的MOS晶體管一些二階效應 閾值變化閾值變化 熱載流子效應熱載流子效應 閂鎖效應閂鎖效應第四章 導線 導線模型導線模型導線是一個等勢區(qū)每一段上具有相同的電壓）VinClu m p edRd riv e rVo u t第五章 CM

5、OS反相器VinVoutCLVDDVout: VDD/GND無比邏輯低輸出阻抗/高輸入阻抗穩(wěn)態(tài)功耗為零VVinout靜態(tài)CMOS 反相器PolysiliconInOutVDDGNDPMOS2l lMetal 1NMOSContactsN WellVoutVin0.511.522.50.511.522.5NMOS resPMOS offNMOS satPMOS satNMOS offPMOS resNMOS satPMOS resNMOS resPMOS sat開關(guān)閾值開關(guān)閾值VM定義定義Vin=Vout1 速度飽和速度飽和,()()022()()22 11DSAT pDSAT nnDSAT n

6、MT npDSAT pMDDT pDSAT pDSAT nT nDDT ppDSAT psatppMnDSAT nsatnnDDMVVk VVVk VVVVVVVr VVk VvWVrrk VvWrVVr當2 未發(fā)生速度飽和未發(fā)生速度飽和22,()()() |1nMT npMDDT pT nDDT ppppMnnnk VVk VVVVr VVkWVrrkW當From 3.38From 3.29為了使為了使VM=VDD/2 r應趨向于應趨向于1CMOS反相器的直流噪聲容限 直流噪聲容限：允許的輸入電平變化范圍 由單位增益點確定噪聲容限：在VTC的(2)區(qū)和(4)區(qū)，分別可以找到增益為1的位置；分

7、別作為輸入低電平的最大值VILmax和輸入高電平的最小值VIHmin；maxmaxmin0NLILILNHDDIHVVVVVV計算 VIH and VILVOHVOLVinVoutVMVILVIHA simplified approach,()(1)2()(1) 02(1)(1)()(2DSAT nn DSAT ninT nn outDSAT pp DSAT pinDDT pp outp DDn DSAT nn outp DSAT pp outp DDoutDSAT ninn n DSAT ninT np p DSAT pinDDTVkVVVVVk VVVVVVkVVk VVVVgVVkVVV

8、k VVVVllllllll,)211()()()2DSAT ppn DSAT np DSAT pDSAT nDMnpMT nnpVkVk VrVI VVVllll靜態(tài)靜態(tài)CMOS反相器中點增益反相器中點增益（速度飽和）（速度飽和）FROM3.38忽略二次項靜態(tài)CMOS反相器中點增益（非速度飽和 思考題5.2）22,22,() (1)() (1) 02 ()(1) 2 ()(1)()()( )(1)( )(1ninTnn outpinD DT pp outp D DninTnn outpinD DT pp outp D DoutinninTnnpinD DT ppnMn MpMp Mp D D

9、k V VVk V VVVVk V VVk V VVVVVgVk V Vk V VVg VVg VVVlllllllllll)2 ( )()( ( )( )(1)( )2 ( )()2 ( )()DMnpnMpMp MpMp D DDMnpDMnpI Vg Vg VVg VVI VI Vl llll ll lFrom3.29Inverter穩(wěn)定性：環(huán)境工藝參數(shù)變化的影響00.511.522.500.511.522.5Vin (V)Vout(V)Good PMOSBad NMOSGood NMOSBad PMOSNominal增益與 VDD00.000.050.10.150

10、.2Vin (V)Vout (V)00.511.522.500.511.522.5Vin (V)Vout(V)Gain=-1CMOS反相器的性能： 瞬態(tài)特性CGDCMOSCMOS反相器輸出電壓的上升反相器輸出電壓的上升/ /下降時間下降時間 定義： 輸出上升時間(tr)：V10%V90% 輸出下降時間(tf)：V90%V10%傳播延時傳播延時：輸入電壓變化到：輸入電壓變化到50%Vdd的時刻到輸出電壓變的時刻到輸出電壓變化到化到50%Vdd時刻之間的時間差。時刻之間的時間差。 但這樣的延遲比較難以計算。通常假設(shè)輸入信號為理但這樣的延遲比較難以計算。通常假設(shè)輸入信號為理想的階躍信號的情況下，計算

11、門的想的階躍信號的情況下，計算門的平均延遲時間平均延遲時間： 21( )( )vLpvC vtdvi vCMOS反相器傳輸延遲時間的計算 tPHL，tPLH，2pHLpLHpttt提高性能的設(shè)計考慮 減小電容 增大晶體管尺寸 增大 VDD反相器鏈CLInOut如果如果CL確定確定:- 反相器鏈是多少級時延時最短反相器鏈是多少級時延時最短?- 如何確定反相器鏈的尺寸如何確定反相器鏈的尺寸?可能需要一些額外的約束可能需要一些額外的約束應用到反相器鏈CLInOut12Ntp = tp1 + tp2 + + tpN)1 (10,1,0,jpjgjgpjpftCCttLNgNijgjgpNjjppCCC

12、Cttt1,1,1,01, ,1)1 ()1 ()1 (00int0ftCCtCCttpgextpextpp等效扇出比例系數(shù)111186464646442.881622.6Nftp164652818341542.815.3Buffer 設(shè)計CMOS中的功耗問題 動態(tài)功耗動態(tài)功耗 電容的充放電過程 直流通路電流引起的功耗直流通路電流引起的功耗 開關(guān)過程中Vdd和GND之間在短期內(nèi)出現(xiàn) 一條直流通路 靜態(tài)功耗靜態(tài)功耗-泄漏電流泄漏電流 二極管和晶體管第六章 CMOS組合邏輯門的設(shè)計靜態(tài)互補 CMOSVDDF(In1,In2,InN)In1In2InNIn1In2InNPUNPDNPMOS only

13、NMOS only互補 CMOS 組合邏輯特性n 靜態(tài)特性靜態(tài)特性高噪聲容限高噪聲容限(NM ) VOH=VDD, VOL=VSS (GND)無靜態(tài)功耗無靜態(tài)功耗 穩(wěn)態(tài)時，穩(wěn)態(tài)時，VDD和和VSS(GND)間無直流通路間無直流通路n 動態(tài)特性動態(tài)特性上升、下降時延接近上升、下降時延接近 上下網(wǎng)絡(luò)有適當?shù)某叽绫壤舷戮W(wǎng)絡(luò)有適當?shù)某叽绫壤鼵MOS 特性 滿電源幅度開關(guān)滿電源幅度開關(guān); 高噪聲容限高噪聲容限 電平幅度與器件尺寸無關(guān)電平幅度與器件尺寸無關(guān); ratioless 穩(wěn)態(tài)時總有到穩(wěn)態(tài)時總有到VDD或或GND之間的通路之間的通路; 低輸出阻抗低輸出阻抗 高輸入阻抗高輸入阻抗; 輸入穩(wěn)態(tài)電流幾乎

14、為零輸入穩(wěn)態(tài)電流幾乎為零 電源與地之間無直接通路電源與地之間無直接通路; 無靜態(tài)功耗無靜態(tài)功耗 傳輸延時是負載電容和晶體管電阻的函數(shù)傳輸延時是負載電容和晶體管電阻的函數(shù)開關(guān)延時模型AReqARpARpARnCLACLBRnARpBRpARnCintBRpARpARnBRnCLCintNAND2INVNOR2輸入波形對延時的影響 延時與輸入波形有關(guān)延時與輸入波形有關(guān) 輸出低到高的轉(zhuǎn)換輸出低到高的轉(zhuǎn)換 A=B=1-0 延時：延時： 0.69 Rp/2 CL A=1，B=1-0- 延時：延時： 0.69 Rp CL A=1-0，B=1 延時：延時： 0.69 Rp CL 實際上單實際上單A跳變比單跳

15、變比單B跳變快跳變快CLARnARpBRpBRnCint延時對輸入波形的依賴A=B=10B=1, A=10B=1 0, A=1time psVoltage VInput DataPatternDelay(psec)A=B=0169A=1, B=0162A= 01, B=150A=B=1035A=1, B=1076A= 10, B=157NMOS = 0.5m/0.25 mPMOS = 0.75m/0.25 mCL = 100 fF扇入的考慮DCBADCBACLC3C2C1 分布分布RC模型模型 (Elmore延時延時)tpHL = 0.69 （R1C1+C2(R1+R2)+ C3(R1+R2+

16、R3)+C4(R1+R2+R3+R4)等尺寸時：等尺寸時：tpHL = 0.69 Reqn(C1+2C2+3C3+4CL)傳輸延時隨扇入迅速惡化傳輸延時隨扇入迅速惡化 - 最壞情況成平方關(guān)系最壞情況成平方關(guān)系 - 電阻電容同時起作用電阻電容同時起作用晶體管尺寸規(guī)則假定典型假定典型p/n管比例為管比例為2/1并聯(lián)保持并聯(lián)保持(考慮單個跳變；同時跳變時電阻，并聯(lián)速度更快考慮單個跳變；同時跳變時電阻，并聯(lián)速度更快)串聯(lián)加倍串聯(lián)加倍(考慮同時跳變時，電阻串聯(lián)折半，減小單個電阻考慮同時跳變時，電阻串聯(lián)折半，減小單個電阻)2 ARpBRp24 BRp單個信號單個信號輸入電容輸入電容為為INV的的5/3單個

17、信號單個信號 Rn輸入電容輸入電容 2 B為為INV的的4/3CL4ARpCint2RnACint1RnARnB1CL晶體管尺寸規(guī)則 CLBRnARpBRpARnCintBRpARpARnBRnCLCint22221144復雜CMOS門晶體管尺寸規(guī)則OUT = D + A (B + C)DABCDABC12224488組合電路中的性能優(yōu)化組合電路中的性能優(yōu)化有比邏輯：上網(wǎng)絡(luò)用負載替代的邏輯。目標目標: 相對于靜態(tài)互補相對于靜態(tài)互補CMOS, 減少晶體管個數(shù)減少晶體管個數(shù)改進的負載：差分串聯(lián)電壓開關(guān)邏輯（DCVSL）OUTTpDDVVVVDDVSSPDN1OutDDVSSPDN2OutAABBM

18、1M2差分串聯(lián)電壓開關(guān)邏輯差分串聯(lián)電壓開關(guān)邏輯 (DCVSL)PDN1與PDN2互斥若OUT初值為1，輸入使PDN1導通，引起OUT下拉。M1與PDN1競爭，而M2與PDN2關(guān)斷，處于高阻。PDN1使OUT低于 ，M2給導通，使 為1，M1關(guān)斷OUTOUT傳輸晶體管邏輯傳輸晶體管邏輯不同于互補不同于互補CMOS電路的邏輯電路的邏輯InputsSwitchNetworkOutOutABAB NMOS晶體管晶體管 沒有靜態(tài)功耗沒有靜態(tài)功耗減少晶體管數(shù)目輸入連接G/S/Dl 特點特點: 開關(guān)網(wǎng)絡(luò)開關(guān)網(wǎng)絡(luò)+緩沖器緩沖器 - 結(jié)構(gòu)簡單結(jié)構(gòu)簡單=寄生小寄生小=速度快速度快l 理想開關(guān)理想開關(guān) - 低導通電阻和低寄生電容低導通電阻和低寄生電容BBAF =AB0實例: 與門互補數(shù)據(jù)輸入互補數(shù)據(jù)輸入用較少管子實現(xiàn)加法器用較少管子實現(xiàn)加法器和異或功能和異或功能差分信號極性免去了多差分信號極性免去了多余反相器余反相器屬于靜態(tài)邏輯屬于靜態(tài)邏輯（輸出節(jié)點總（輸出節(jié)點總是通過一個低阻抗路徑連接到是通過一個低阻抗路徑連接到Vdd或或者者GND），），有較好抑噪能力有較好抑噪能力模塊化結(jié)構(gòu)模塊化結(jié)構(gòu):門的拓撲結(jié)構(gòu)相門的拓撲結(jié)構(gòu)相同，輸入排列不同同，輸入排列不同。缺點：1、存在靜態(tài)功耗2、噪聲容限降低：進入信號恢復反相器的高電平只能充到VDD-VTn動態(tài) vs. 靜態(tài)電路 靜態(tài)電路靜態(tài)電路在任