硅集成電路制造工藝緒論(共46頁).ppt

1、12345緒論緒論n引言引言n集成電路制造工藝開展?fàn)顩r集成電路制造工藝開展?fàn)顩r n集成電路工藝特點(diǎn)與用途集成電路工藝特點(diǎn)與用途 n本課程內(nèi)容本課程內(nèi)容6n早在1830年，科學(xué)家已于實(shí)驗(yàn)室展開對(duì)半導(dǎo)體的研究。n1874年，電報(bào)機(jī)、和無線電相繼創(chuàng)造等早期電子儀器亦造就了一項(xiàng)新興的工業(yè)電子業(yè)的誕生。1 1 引言引言7根本器件的兩個(gè)開展階段根本器件的兩個(gè)開展階段n分立元件階段19051959n真空電子管、半導(dǎo)體晶體管n集成電路階段1959nSSI、MSI、LSI、VLSI、ULSI集成電路從小規(guī)模集成電路迅速開展到大規(guī)模集成電路從小規(guī)模集成電路迅速開展到大規(guī)模集成電路和超大規(guī)模集成電路，從而使電子產(chǎn)集

2、成電路和超大規(guī)模集成電路，從而使電子產(chǎn)品向著高效能低消耗、高精度、高穩(wěn)定、智能品向著高效能低消耗、高精度、高穩(wěn)定、智能化的方向開展?；姆较蜷_展。 8什么是什么是集成電路制造集成電路制造工藝工藝n集成電路工藝，是指用半導(dǎo)體材料制作集集成電路工藝，是指用半導(dǎo)體材料制作集成電路產(chǎn)品的方法、原理、技術(shù)。成電路產(chǎn)品的方法、原理、技術(shù)。n不同產(chǎn)品的制作工藝不同，但可將制作工不同產(chǎn)品的制作工藝不同，但可將制作工藝分解為多個(gè)根本相同的小單元工藝分解為多個(gè)根本相同的小單元工序序單項(xiàng)工藝。單項(xiàng)工藝。n不同產(chǎn)品的制作就是將單項(xiàng)工藝按需要順不同產(chǎn)品的制作就是將單項(xiàng)工藝按需要順序排列組合來實(shí)現(xiàn)的序排列組合來實(shí)現(xiàn)的工藝

3、集成。工藝集成。9微電子工業(yè)生產(chǎn)過程圖微電子工業(yè)生產(chǎn)過程圖前工序：微電子產(chǎn)前工序：微電子產(chǎn)品制造的特有工藝品制造的特有工藝 后工序后工序10npn-Si雙極型晶體管芯片工藝流程雙極型晶體管芯片工藝流程-硅外延平面工藝舉例硅外延平面工藝舉例舉例舉例n+npn+ebc112 集成電路制造工藝開展歷程集成電路制造工藝開展歷程n誕生誕生:1947:1947年年1212月在美國的貝爾實(shí)驗(yàn)室，創(chuàng)造了月在美國的貝爾實(shí)驗(yàn)室，創(chuàng)造了半導(dǎo)體點(diǎn)接觸式晶體管，采用的關(guān)鍵工藝技術(shù)半導(dǎo)體點(diǎn)接觸式晶體管，采用的關(guān)鍵工藝技術(shù)是合金法制作是合金法制作pnpn結(jié)。結(jié)。合金法合金法pn結(jié)示意圖結(jié)示意圖加熱、加熱、降溫降溫pn結(jié)結(jié)I

4、nGeN-Ge12合金結(jié)晶體管合金結(jié)晶體管13W. ShockleyJ. BardeenW. Brattain1st point contact transistor in 1947 - by Bell Lab1956年諾貝爾物理獎(jiǎng)點(diǎn)接觸晶體管：基片是N型鍺，發(fā)射極和集電極是兩根金屬絲。這兩根金屬絲尖端很細(xì)，靠得很近地壓在基片上。金屬絲間的距離：50m14缺乏之處缺乏之處: : 可靠性低、噪聲大、放大率低等缺點(diǎn)可靠性低、噪聲大、放大率低等缺點(diǎn)15n19581958年在美國的德州儀器公司和仙年在美國的德州儀器公司和仙童公司各自研制出了集成電路，采童公司各自研制出了集成電路，采用的工藝方法是用的工

5、藝方法是硅平面工藝硅平面工藝。誕生誕生16平面工藝創(chuàng)造人：平面工藝創(chuàng)造人：Jean Hoerni Fairchild1958-1960:氧化氧化pn結(jié)隔離結(jié)隔離Al的蒸發(fā)的蒸發(fā)17擴(kuò)散擴(kuò)散光刻光刻氧化氧化掩蔽掩蔽18平面工藝根本光刻步驟平面工藝根本光刻步驟光刻膠光刻膠掩膜版掩膜版19應(yīng)用平面工藝可以實(shí)現(xiàn)多個(gè)器件的集成應(yīng)用平面工藝可以實(shí)現(xiàn)多個(gè)器件的集成20Jack Kilbys First Integrated CircuitPhoto courtesy of Texas Instruments, Inc.1959年2月，德克薩斯儀器公司TI工程師J.kilby申請(qǐng)第一個(gè)集成電路創(chuàng)造專利；利用臺(tái)

6、式法完成了用硅來實(shí)現(xiàn)晶體管、二極管、電阻和電容，并將其集成在一起的創(chuàng)舉。臺(tái)式法-所有元件內(nèi)部和外部都是靠細(xì)細(xì)的金屬導(dǎo)線焊接相連。21(Fairchild Semi.)Si IC22仙童Fairchild半導(dǎo)體公司n1959年7月，諾依斯提出：可以用蒸發(fā)沉積金屬的方法代替熱焊接導(dǎo)線，這是解決元件相互連接的最好途徑。n1966年，基爾比和諾依斯同時(shí)被富蘭克林學(xué)會(huì)授予巴蘭丁獎(jiǎng)?wù)?，基爾比被譽(yù)為“第一塊集成電路的創(chuàng)造家而諾依斯被譽(yù)為“提出了適合于工業(yè)生產(chǎn)的集成電路理論的人。n1969年，法院最后的判決下達(dá)，也從法律上實(shí)際成認(rèn)了集成電路是一項(xiàng)同時(shí)的創(chuàng)造。 23J. KilbyTI2000諾貝爾物理獎(jiǎng)R.

7、NoyceFairchild半導(dǎo)體半導(dǎo)體Ge，Au線線半導(dǎo)體半導(dǎo)體Si，Al線線24n6060年代的出現(xiàn)了外延技術(shù)，如：年代的出現(xiàn)了外延技術(shù)，如：n-Si/n+-Sin-Si/n+-Si，n-Si/p-Sin-Si/p-Si。一般雙極電路或晶體管制作在外。一般雙極電路或晶體管制作在外延層上。延層上。n7070年代的離子注入技術(shù)，實(shí)現(xiàn)了淺結(jié)摻雜。年代的離子注入技術(shù)，實(shí)現(xiàn)了淺結(jié)摻雜。ICIC的集成度提高得以實(shí)現(xiàn)。的集成度提高得以實(shí)現(xiàn)。n新工藝，新技術(shù)，不斷出現(xiàn)。等離子技術(shù)新工藝，新技術(shù)，不斷出現(xiàn)。等離子技術(shù)的應(yīng)用，電子束光刻，分子束外延，等等的應(yīng)用，電子束光刻，分子束外延，等等開展開展25張忠謀：

8、臺(tái)灣半導(dǎo)體教父n全球第一個(gè)集成電路標(biāo)準(zhǔn)加工廠Foundry是1987年成立的臺(tái)灣積體電路公司，它的創(chuàng)始人張忠謀也被譽(yù)為“晶體芯片加工之父。張忠謀張忠謀 26戈登-摩爾提出摩爾定律英特爾公司的聯(lián)合創(chuàng)始人之一-戈登-摩爾早在1965年，摩爾就曾對(duì)集成電路的未來作出預(yù)測(cè)。 “摩爾定律： 集成電路上能被集成的晶體管數(shù)目，將會(huì)以每18個(gè)月翻一番的速度穩(wěn)定增長。 27簡(jiǎn)短回憶：一項(xiàng)基于科學(xué)的偉大創(chuàng)造簡(jiǎn)短回憶：一項(xiàng)基于科學(xué)的偉大創(chuàng)造Bardeen, Brattain, Shockley, First Ge-based bipolar transistor invented 1947, Bell Labs.

9、Nobel prizeKilby (TI) & Noyce (Fairchild), Invention of integrated circuits 1959, Nobel prizeAtalla, First Si-based MOSFET invented 1960, Bell Labs.Planar technology, Jean Hoerni, 1960, Fairchild First CMOS circuit invented 1963, Fairchild“Moores law coined 1965, FairchildDennard, scaling rule p

10、resented 1974, IBMFirst Si technology roadmap published 1994, USA28 SSI (小型集成電路小型集成電路)，晶體管數(shù)，晶體管數(shù) 10100，門數(shù)，門數(shù)10 MSI (中型集成電路中型集成電路)，晶體管數(shù)，晶體管數(shù) 1001,000，10門數(shù)門數(shù)100 VLSI (超大規(guī)模集成電路超大規(guī)模集成電路)，晶體管數(shù)，晶體管數(shù) 100,000 1,000,000 ULSI (特大規(guī)模集成電路特大規(guī)模集成電路) ，晶體管數(shù)，晶體管數(shù)1,000,000 GSI(極大規(guī)模集成電路極大規(guī)模集成電路) ，晶體管數(shù)，晶體管數(shù)109 ，Grand Sc

11、ale Integration SoCsystem-on-a-chip/SIPsystem in packagingVLSI29摩爾定律摩爾定律Moores Law)硅集成電路二年或二到三年為一代，集成度翻一番，工藝硅集成電路二年或二到三年為一代，集成度翻一番，工藝線寬約縮小線寬約縮小30%，芯片面積約增，芯片面積約增1.5倍，倍，IC工作速度提高工作速度提高1.5倍倍技術(shù)節(jié)點(diǎn)技術(shù)節(jié)點(diǎn)特征尺寸特征尺寸DRAM半導(dǎo)體電子：全球最大的工業(yè)半導(dǎo)體電子：全球最大的工業(yè)30Explosive Growth of Computing PowerPentium IV1st transistor19471st

12、 electronic computer ENIAC (1946)Vacuum Tuber1st computer(1832)Macroelectronics Microelectronics Nanoelectronics312003Itanium 2 19714004 2001Pentium IV 1989386 2300134 000410M42M1991486 1.2Mtransistor /chip10 m 1 m0.1 mtransistor sizeHuman hair Red blood cell Bacteria Virus32ITRS-International Techn

13、ology Roadmap for Semiconductors 預(yù)言硅主導(dǎo)的IC技術(shù)藍(lán)圖由歐洲電子器件制造協(xié)會(huì)EECA、歐洲半導(dǎo)體工業(yè)協(xié)會(huì)ESIA、日本電子和信息技術(shù)工業(yè)協(xié)會(huì)JEITA、韓國半導(dǎo)體工業(yè)協(xié)會(huì)KSIA、臺(tái)灣半導(dǎo)體工業(yè)協(xié)會(huì)TSIA和半導(dǎo)體工業(yè)協(xié)會(huì)SIA合作完成。器件尺寸下降，芯片尺寸增加互連層數(shù)增加掩膜版數(shù)量增加工作電壓下降33器件幾何尺寸：器件幾何尺寸：Lg，Wg，tox，xj 1/k襯底摻雜濃度襯底摻雜濃度N k電壓電壓Vdd 1/k 器件速度器件速度 k芯片密度芯片密度 k2器件的等比例縮小原那么器件的等比例縮小原那么Constant-field Scaling-down P

14、rinciplek1.434NEC35n電子產(chǎn)品開展趨勢(shì)：更小，更快，更冷電子產(chǎn)品開展趨勢(shì)：更小，更快，更冷n現(xiàn)有的工藝將更成熟、完善；新技術(shù)不斷出現(xiàn)?，F(xiàn)有的工藝將更成熟、完善；新技術(shù)不斷出現(xiàn)。當(dāng)前，光刻工藝線寬已達(dá)當(dāng)前，光刻工藝線寬已達(dá)0.0450.045微米。由于量子微米。由于量子尺寸效應(yīng)，集成電路線寬的物理極限約為尺寸效應(yīng)，集成電路線寬的物理極限約為0.0350.035微米，即微米，即3535納米。納米。n另外，硅片平整度也是影響工藝特征尺寸進(jìn)一另外，硅片平整度也是影響工藝特征尺寸進(jìn)一步小型化的重要因素。步小型化的重要因素。n微電子業(yè)的開展面臨轉(zhuǎn)折。上世紀(jì)九十年代納微電子業(yè)的開展面臨轉(zhuǎn)折

15、。上世紀(jì)九十年代納電子技術(shù)出現(xiàn)，并越來越受到關(guān)注。電子技術(shù)出現(xiàn)，并越來越受到關(guān)注。 未來未來36n近10年來 ，“輕晶圓廠fab-light或“無晶圓廠fabless模式的興起，而沒有芯片設(shè)計(jì)公司反過來成為IDMIntegrated Device Manufacturer 。n5年前英特爾做45納米時(shí)，臺(tái)積電還停留在90納米，中間隔了一個(gè)65納米。但到45納米，臺(tái)積電開始“搶先半步。即遵循“摩爾定律的英特爾的路線是45、32、22納米，臺(tái)積電的路線那么是40、28、20納米。 373 3 集成電路集成電路工藝特點(diǎn)及用途工藝特點(diǎn)及用途n超凈超凈 環(huán)境、操作者、工藝三方面的超凈，如超凈室，環(huán)境、操

16、作者、工藝三方面的超凈，如超凈室，ULSIULSI在在100100級(jí)超凈室制作，超凈臺(tái)達(dá)級(jí)超凈室制作，超凈臺(tái)達(dá)1010級(jí)。級(jí)。n超純超純 指所用材料方面，如襯底材料、功能性電子材料、水、指所用材料方面，如襯底材料、功能性電子材料、水、氣等；氣等；n SiSi、GeGe單晶純度達(dá)單晶純度達(dá)1111個(gè)個(gè)9 9。n高技術(shù)含量高技術(shù)含量 設(shè)備先進(jìn)，技術(shù)先進(jìn)。設(shè)備先進(jìn)，技術(shù)先進(jìn)。n高精度高精度 光刻圖形的最小線條尺寸在深亞微米量級(jí)，制備的光刻圖形的最小線條尺寸在深亞微米量級(jí)，制備的介質(zhì)薄膜厚度也在納米量級(jí)，而精度更在上述尺度之上。介質(zhì)薄膜厚度也在納米量級(jí)，而精度更在上述尺度之上。n大批量，低本錢大批量，

17、低本錢 圖形轉(zhuǎn)移技術(shù)使之得以實(shí)現(xiàn)。圖形轉(zhuǎn)移技術(shù)使之得以實(shí)現(xiàn)。38超凈環(huán)境3940n21世紀(jì)硅微電子技術(shù)的三個(gè)主要開展方向n特征尺寸繼續(xù)等比例縮小n集成電路(IC)將開展成為系統(tǒng)芯片(SOC)- SoC是一個(gè)通過IP設(shè)計(jì)復(fù)用到達(dá)高生產(chǎn)率的軟/硬件協(xié)同設(shè)計(jì)過程n微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學(xué)科，例如MEMS、DNA芯片等-其核心是將電子信息系統(tǒng)中的信息獲取、信息執(zhí)行與信息處理等主要功能集成在一個(gè)芯片上，而完成信息處理處理功能。微電子技術(shù)的三個(gè)開展方向41工藝課程學(xué)習(xí)主要應(yīng)用工藝課程學(xué)習(xí)主要應(yīng)用n制作微電子器件和集成電路制作微電子器件和集成電路n微機(jī)電系統(tǒng)微機(jī)電系統(tǒng) (microe

18、lectromechanicol System MEMS)的所依托的微加工技術(shù)的所依托的微加工技術(shù)n納米技術(shù)，如納米技術(shù)，如光刻光刻圖形復(fù)制轉(zhuǎn)移工藝，圖形復(fù)制轉(zhuǎn)移工藝，MBE等等424 本課程內(nèi)容本課程內(nèi)容n重點(diǎn)介紹單項(xiàng)工藝和其依托的科學(xué)原理。重點(diǎn)介紹單項(xiàng)工藝和其依托的科學(xué)原理。n簡(jiǎn)單介紹典型產(chǎn)品的工藝流程，芯片的封簡(jiǎn)單介紹典型產(chǎn)品的工藝流程，芯片的封裝、測(cè)試，以及新工藝、新技術(shù)、工藝技裝、測(cè)試，以及新工藝、新技術(shù)、工藝技術(shù)的開展趨勢(shì)。術(shù)的開展趨勢(shì)。43講課內(nèi)容：講課內(nèi)容：n知識(shí)領(lǐng)域知識(shí)領(lǐng)域1：集成電路單項(xiàng)工藝：集成電路單項(xiàng)工藝An知識(shí)單元知識(shí)單元A1：半導(dǎo)體制造工藝開展、襯：半導(dǎo)體制造工藝開展、襯底制備、熱氧化、擴(kuò)散、離子注入、薄底制備、熱氧化、擴(kuò)散、離子注入、薄膜工藝膜工藝26學(xué)時(shí)學(xué)時(shí)n知識(shí)單元知識(shí)單元A2：圖形轉(zhuǎn)換工藝光刻與刻蝕：圖形轉(zhuǎn)換工藝光刻與刻蝕10學(xué)時(shí)學(xué)