數(shù)字邏輯復(fù)習(xí)提綱

1、復(fù)習(xí)提綱第1章 數(shù)字邏輯基礎(chǔ)復(fù)習(xí)：1）P11 圖1-10、P12 基本公式、P13常用公式、P15 公式化簡法、P16 卡諾圖化簡法、例1-1 2) 熟練習(xí)題 121十進(jìn)制數(shù)Ø 組成：0、1、2、3、4、5、6、7、8、9Ø 進(jìn)位規(guī)則：逢十進(jìn)一。 Ø 不同位置數(shù)的權(quán)不同，可用10i表示。Ø i在(n-1)至-m間取值。Ø n為十進(jìn)制數(shù)的整數(shù)位位數(shù)，Ø m為小數(shù)位位數(shù)。Ø 10稱為基數(shù)(radix 或base)。 二進(jìn)制數(shù)Ø 組成：0、1Ø 進(jìn)位規(guī)則：逢二進(jìn)一Ø 一個二進(jìn)制數(shù)的最右邊一位稱為最低有

2、效位，常表示為LSB(Least Significant Bit)最左邊一位稱為最高有效位，常表示為MSB(Most Significant Bit)。八進(jìn)制數(shù)Ø 組成：0、1、2、3、4、5、6、7Ø 進(jìn)位規(guī)則：逢八進(jìn)一Ø 權(quán)值：8i Ø 基數(shù)：8十六進(jìn)制數(shù)Ø 組成：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、FØ 其中AF的等值十進(jìn)制數(shù)分別為10、11、12、13、14、15Ø 進(jìn)位規(guī)則：逢十六進(jìn)一編碼：是指用文字、符號、數(shù)碼等表示某種信息的過程。二進(jìn)制編碼：給每個外部信息按一定規(guī)律賦予二進(jìn)制代碼的過程。

3、或者說，用二進(jìn)制代碼表示有關(guān)對象（信號）的過程。 二十進(jìn)編碼（BCD碼）：用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼方式。ASCII（American National Standard Code for Information Interchange）：美國國家信息交換標(biāo)準(zhǔn)代碼的簡稱。常用于通訊設(shè)備和計(jì)算機(jī)中。二極管的開關(guān)特性：（一）二極管導(dǎo)通條件及導(dǎo)通時(shí)的特點(diǎn)：正向電壓VF0.7V（二）二極管截止條件及截止時(shí)的特點(diǎn)：VF0.5V（硅管）三極管的開關(guān)特性：（一）截止、飽和的條件截止：VBE 0V（0.5V）飽和：IBIBS臨界飽和：VCE=VBE（二）三極管的開關(guān)時(shí)間開啟時(shí)間：ton=td+tr

4、關(guān)閉時(shí)間：tof=ts+tf正邏輯：在狀態(tài)賦值時(shí)，如果用1表示高電平，用0表示低電平，則稱為正邏輯賦值，簡稱正邏輯。負(fù)邏輯：在狀態(tài)賦值時(shí)，如果用0表示高電平，用1表示低電平，則稱為負(fù)邏輯賦值，簡稱負(fù)邏輯。 邏輯真值表（Truth Table）：經(jīng)過狀態(tài)賦值之后所得到的由文字和符號0、1組成的，描述輸入和輸出的所有狀態(tài)的表格。簡稱真值表。基本邏輯運(yùn)算：邏輯與、邏輯或和邏輯非。實(shí)現(xiàn)這三種邏輯運(yùn)算的電路，稱作基本邏輯門。 邏輯與（乘）運(yùn)算邏輯與的邏輯關(guān)系表達(dá)式寫成 F=A·B與運(yùn)算規(guī)則：0·0=0； 0·1=0； 1·0=0； 1·1=1邏輯或（加）

5、運(yùn)算邏輯或的邏輯關(guān)系表達(dá)式 F=A+B與運(yùn)算規(guī)則：0+0=0；0+1=1；1+0=1；1+1=1，1+1=1，1+1+···+1=1邏輯非運(yùn)算邏輯非的邏輯表達(dá)式寫成 與運(yùn)算規(guī)則： 常見復(fù)合邏輯：與非、或非、異或、同(或)運(yùn)算等。邏輯函數(shù)：Ø 數(shù)字電路研究的是輸出變量和輸入變量之間的邏輯關(guān)系。Ø 在處理邏輯問題時(shí)，可用多種方法來表示邏輯函數(shù)，其常用表示方法有真值表、邏輯表達(dá)式、卡諾圖、邏輯圖、時(shí)序圖。 Ø 把函數(shù)表達(dá)式輸入變量間的邏輯關(guān)系用邏輯符號表示出來而得到的電路圖，稱邏輯圖。邏輯圖只反映電路的邏輯功能，而不反映電器性能。第2章 邏

6、輯門電路集成邏輯門電路：把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。它屬于小規(guī)模集成電路(SSI)，它是組成一個較大數(shù)字系統(tǒng)的基本單元。集成度：Ø 小規(guī)模(Small Scale Integrated Circuit ,SSI)是由十幾個門電路構(gòu)成的。Ø 中規(guī)模(Medium Scale Integrated Circuit, MSI)是由上百個門電路構(gòu)成的。Ø 大規(guī)模(Large Scale Integrated Circuit ,LSI)是由幾百個至幾千個門電路構(gòu)成的。Ø 超大規(guī)模(Very Large Scale Integrat

7、ed Circuit ,VLSI)是由一萬個以上門電路構(gòu)成的。TTL門電路：屬雙極型數(shù)字集成電路，其輸入級和輸出級都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路：由NMOS管和PMOS管組成的互補(bǔ)MOS集成電路，屬單極性數(shù)字集成電路。第3章 組合邏輯電路復(fù)習(xí)：1）例題 3-1、3-2、3-4、3-5、3-6、3-8、3-11 2）習(xí)題 3-1、3-2、3-3、3-16、3-17、3-18、3-19、3-20組合邏輯電路：實(shí)現(xiàn)某一邏輯功能而沒有記憶特性的數(shù)字電路。特點(diǎn)：電路任意時(shí)刻的穩(wěn)態(tài)輸出僅取決于該時(shí)刻的輸入信號，而與電路原來的狀態(tài)無關(guān)。電路結(jié)構(gòu)特點(diǎn)：Ø 組合邏輯電路僅由門電路組成；&#

8、216; 電路中無記憶元件，輸入輸出之間無反饋。組合邏輯電路的表示方法有：Ø 函數(shù)表達(dá)式Ø 真值表或功能表Ø 邏輯圖Ø 卡諾圖Ø 工作波形圖SSI組合電路的分析與設(shè)計(jì)：Ø 分析方法：組合邏輯電路的分析就是根據(jù)給定的邏輯電路推導(dǎo)歸納出其邏輯功能。Ø 設(shè)計(jì)方法：設(shè)計(jì)就是從給定的邏輯要求出發(fā)，求出邏輯圖。分析步驟：Ø 寫輸出邏輯表達(dá)式：根據(jù)給定邏輯電路，由輸入輸出或由輸出輸入，逐級推導(dǎo)，寫出輸出函數(shù)的表達(dá)式。Ø 簡化邏輯表達(dá)式：根據(jù)需要，將表達(dá)式化成最簡式。Ø 列真值表：將各種可能輸入信號取值組合代入

9、表達(dá)式，求出真值表，得出邏輯關(guān)系。Ø 確定邏輯功能：根據(jù)函數(shù)表達(dá)式或真值表判斷電路的邏輯功能。設(shè)計(jì)步驟：Ø 列真值表：首先確定所給實(shí)際邏輯問題的因果關(guān)系，將引起事件的原因確定為輸入變量，將事件所產(chǎn)生的結(jié)果作為輸出函數(shù)。其次，要進(jìn)行狀態(tài)賦值，即用0，1表示輸入信號和輸出信號的邏輯狀態(tài)，得到真值表。Ø 由真值表寫出邏輯函數(shù)表達(dá)式：Ø 對邏輯函數(shù)進(jìn)行化簡或變換：化簡時(shí)可根據(jù)變量多少和情況，用公式法和圖形法。Ø 按最簡式畫出邏輯圖注意：Ø 由于賦值不同，可得到不同的真值表，因而可得到不同的邏輯關(guān)系。因此應(yīng)根據(jù)狀態(tài)賦值去理解0，1的具體含義。&

10、#216; 列真值表時(shí)，不會出現(xiàn)或不允許出現(xiàn)的輸入信號狀態(tài)組合和輸入變量取值組合可以不列出，如果列出，則可在相應(yīng)輸出處記上“×”號，以示區(qū)別，化簡時(shí)可作約束項(xiàng)處理。常用組合邏輯電路：編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較器、算術(shù)邏輯單元等。編碼器：Ø 編碼：是指對一系列二值代碼中的每一組代碼賦予一固定的含意。Ø 編碼器：實(shí)現(xiàn)編碼的數(shù)字電路。Ø 二進(jìn)制編碼器 、二十進(jìn)制編碼器和優(yōu)先編碼器譯碼器：Ø 譯碼是編碼的逆過程。Ø 在編碼時(shí)所使用的每一種二進(jìn)制代碼狀態(tài)，都賦予了特定的含義，即表示了一個確定的信號或?qū)ο?。把代碼的特定含

11、義“翻譯”出來的過程叫做譯碼。Ø 譯碼器：實(shí)現(xiàn)譯碼操作的電路。Ø 譯碼器可以將輸入代碼的狀態(tài)轉(zhuǎn)換成相應(yīng)的輸出信號，以表示其原意。根據(jù)需要，輸出信號可以是脈沖，也可以是電位。譯碼器種類很多。Ø 二進(jìn)制譯碼器74138、二-十進(jìn)制譯碼器、半導(dǎo)體數(shù)碼管和七段字型譯碼器數(shù)據(jù)分配器：Ø 數(shù)據(jù)分配器又稱多路解調(diào)器,簡稱DEMUX。Ø 其功能是將一路數(shù)據(jù)根據(jù)需要送到被指定的一路輸出通道上去。Ø 數(shù)據(jù)分配器是一個多輸出的邏輯電路。數(shù)據(jù)選擇器：Ø 數(shù)據(jù)選擇器又叫多路開關(guān)，簡稱MUX (Multiplexer)。Ø 數(shù)據(jù)選擇器的邏輯功

12、能是在地址選擇信號的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號。數(shù)值比較電路：Ø 數(shù)值比較電路：用來比較兩個二進(jìn)制數(shù)的大小或是否相等的電路。Ø 比較原理：比較兩個二進(jìn)制數(shù)的大小要從最高位開始比較直至最低位（左至右）。Ø 一位比較器、四位比較器算數(shù)運(yùn)算電路：Ø 二進(jìn)制加法電路 Ø 半加和全加的概念：半加：最低位只有加數(shù)和被加數(shù)相加。全加：其余各位是加數(shù)、被加數(shù)和相鄰低位的進(jìn)位相加。Ø 半加器（Half Adder）：完成只有加數(shù)和被加數(shù)相加的電路。Ø 全加器（Full Adder）：能夠完成除了加數(shù)、被加數(shù)相加之外，還要加上

13、相鄰低位的進(jìn)位的電路Ø 加法器：實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的電路。Ø 串行加法器：采用串行運(yùn)算方式，從二進(jìn)制數(shù)的最低位開始，逐位相加至最高位，最后得出和數(shù)。Ø 并行加法器：采用并行運(yùn)算方式，將各位數(shù)同時(shí)相加，因而提高了運(yùn)算速度。Ø 串行進(jìn)位并行加法器 Ø 超前進(jìn)位并行加法器Ø BCD碼加法器 Ø 二進(jìn)制減法電路Ø 在計(jì)算機(jī)中，常常用加法器實(shí)現(xiàn)減法運(yùn)算。Ø 二進(jìn)制正、負(fù)數(shù)表示方法不同，實(shí)現(xiàn)減法運(yùn)算的電路也不同。Ø 二進(jìn)制正、負(fù)數(shù)的表示方法Ø 原碼表示法Ø 補(bǔ)碼表示法Ø

14、算術(shù)邏輯單元(ALU) Ø 算術(shù)邏輯單元(Arithmetic Logic Unit，簡稱ALU)不僅能進(jìn)行算術(shù)運(yùn)算（如加減運(yùn)算），而且能進(jìn)行邏輯運(yùn)算（與、與非、或、或非、異或、數(shù)碼比較等）。它是在全加器的基礎(chǔ)上，增加控制門和功能選擇控制端構(gòu)成的。Ø 算術(shù)邏輯單元輸入端輸入的二進(jìn)制代碼，可以是參加運(yùn)算的數(shù)據(jù)，也可以是代表特定含義的信息。由于其功能全面，在計(jì)算機(jī)和數(shù)字裝置中得到了廣泛的應(yīng)用。奇偶校驗(yàn)器：能自動檢驗(yàn)數(shù)據(jù)信息傳送過程中是否出現(xiàn)誤傳的邏輯電路。第4章 觸發(fā)器 復(fù)習(xí)：1）歸納各種觸發(fā)器的電路圖畫法、慣用符號、特征方程2）熟練觸發(fā)器的轉(zhuǎn)換3）習(xí)題4-1、4-3觸發(fā)器是具

15、有記憶功能的基本邏輯單元。觸發(fā)器的邏輯功能分類：1、RS觸發(fā)器；2、D觸發(fā)器；3、T觸發(fā)器；4、T觸發(fā)器；5、JK觸發(fā)器。JK觸發(fā)器的兩種觸發(fā)方式：主從和邊沿觸發(fā)方式。邏輯功能的轉(zhuǎn)換（用特性方程對比法）：如JK轉(zhuǎn)換成D觸發(fā)器：將JK觸發(fā)器轉(zhuǎn)換為 T 觸發(fā)器將D觸發(fā)器轉(zhuǎn)換為 JK 觸發(fā)器注意：轉(zhuǎn)換關(guān)鍵是求出轉(zhuǎn)換電路輸出端的邏輯表達(dá)式；轉(zhuǎn)換前后觸發(fā)方式不變。第5章 時(shí)序邏輯電路復(fù)習(xí)：1）重點(diǎn)掌握時(shí)序電路的分析、設(shè)計(jì)方法2）重點(diǎn)例題 例5-1、例5-2、例5-3、例5-83）習(xí)題 5-1、5-2、5-4、5-5、5-6構(gòu)成時(shí)序邏輯電路的基本單元是觸發(fā)器。時(shí)序電路分類：按觸發(fā)方式分兩類Ø 同

16、步時(shí)序電路：所有觸發(fā)器共用一個時(shí)鐘信號，即所有觸發(fā)器的狀態(tài)轉(zhuǎn)換發(fā)生在同一時(shí)刻 Ø 異步時(shí)序電路：觸發(fā)器的狀態(tài)轉(zhuǎn)換不一定發(fā)生在同一時(shí)刻。按輸出方式分兩類Ø 米里型：時(shí)序電路的輸出狀態(tài)與輸入和現(xiàn)態(tài)有關(guān)的電路稱為米里型Ø 莫爾型：輸出狀態(tài)只與現(xiàn)態(tài)有關(guān)的電路，稱為莫爾型。時(shí)序邏輯電路的特點(diǎn)：邏輯功能上的特點(diǎn)：Ø 任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且和電路原來狀態(tài)有關(guān)。 結(jié)構(gòu)上的特點(diǎn)：Ø 電路中包含存儲元件通常由觸發(fā)器構(gòu)成。Ø 存儲元件的輸出和電路輸入間存在著反饋連接，這是時(shí)序電路區(qū)別于組合電路的重要特點(diǎn)之一。時(shí)序電路的邏輯功能表示法

17、：Ø 邏輯方程式Ø 狀態(tài)轉(zhuǎn)換表、狀態(tài)圖、時(shí)序圖(工作波形圖)時(shí)序電路的分析方法：分析步驟：Ø 分析電路組成，寫邏輯方程式· 根據(jù)給定電路，寫出：時(shí)鐘方程、驅(qū)動方程、輸出方程Ø 求狀態(tài)方程· 將驅(qū)動方程代入觸發(fā)器特性方程，求出狀態(tài)方程。Ø 進(jìn)行計(jì)算和列狀態(tài)轉(zhuǎn)換真值表Ø 將任何一組輸入變量及電路的初始狀態(tài)的取值代入狀態(tài)方程和輸出方程，即可計(jì)算出電路的次態(tài)值和相應(yīng)輸出值，然后繼續(xù)這個過程，直到考慮了所有可能的狀態(tài)為止。將這些計(jì)算結(jié)果列成真值表的形式，就得到狀態(tài)轉(zhuǎn)換真值表。Ø 概括邏輯功能時(shí)序電路的設(shè)計(jì)方法：設(shè)計(jì)

18、步驟：Ø 畫狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表Ø 狀態(tài)化簡Ø 確定觸發(fā)器的數(shù)目、類型、狀態(tài)分配（狀態(tài)編碼）根據(jù)2nM>2n-1 ，確定觸發(fā)器的數(shù)目 Ø 求出驅(qū)動方程和輸出方程Ø 按照驅(qū)動方程和輸出方程畫出邏輯圖。Ø 檢查所設(shè)計(jì)的電路能否自啟動寄存器Ø 在數(shù)字系統(tǒng)和計(jì)算機(jī)中，經(jīng)常要把一些數(shù)據(jù)信息暫時(shí)存放起來，等待處理。Ø 寄存器就是能暫時(shí)寄存數(shù)碼的邏輯器件。Ø 寄存器內(nèi)部的記憶單元是觸發(fā)器。Ø 一個觸發(fā)器可以存儲一位二進(jìn)制數(shù)，N個觸發(fā)器就可以存儲N位二進(jìn)制數(shù)。Ø 主要有數(shù)碼寄存器、鎖存器及移位

19、寄存器。計(jì)數(shù)器Ø 計(jì)數(shù)：具有記憶輸入脈沖個數(shù)的作用。Ø 計(jì)數(shù)器：具有記憶輸入脈沖個數(shù)功能的電路。Ø 用途：計(jì)數(shù)器是現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。主要用于計(jì)數(shù)、定時(shí)、分頻和進(jìn)行數(shù)字計(jì)算等。如各種數(shù)字儀表（萬用表、測溫表），各種數(shù)字表、鐘等。Ø 計(jì)數(shù)器的分類：1）按照各個觸發(fā)器狀態(tài)更新情況的不同可分為：Ø 同步計(jì)數(shù)器：各觸發(fā)器受同一時(shí)鐘脈沖輸入計(jì)數(shù)脈沖控制，同步更新狀態(tài)。Ø 異步計(jì)數(shù)器：有的觸發(fā)器受計(jì)數(shù)脈沖控制，有的是以其它觸發(fā)器輸出為時(shí)鐘脈沖，狀態(tài)更新有先有后。2）按照計(jì)數(shù)長度(計(jì)數(shù)容量)的不同分為： Ø 二進(jìn)制計(jì)數(shù)器&#

20、216; 十進(jìn)制計(jì)數(shù)器Ø 任意進(jìn)制計(jì)數(shù)器3）按照計(jì)數(shù)器數(shù)值增減情況不同分為：Ø 加法計(jì)數(shù)器：隨計(jì)數(shù)脈沖的輸入遞增計(jì)數(shù)。Ø 減法計(jì)數(shù)器：隨計(jì)數(shù)脈沖的輸入遞減計(jì)數(shù)。Ø 可逆計(jì)數(shù)器：隨計(jì)數(shù)脈沖的輸入可增可減地計(jì)數(shù)。集成計(jì)數(shù)器：Ø 二進(jìn)制計(jì)數(shù)器Ø 8421編碼十進(jìn)制計(jì)數(shù)器(CC40160)Ø 二五十進(jìn)制異步加法計(jì)數(shù)器Ø 可逆(加/減)計(jì)數(shù)器Ø 用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器Ø 移位寄存器型計(jì)數(shù)器Ø 扭環(huán)型計(jì)數(shù)器 順序脈沖發(fā)生器Ø 順序脈沖發(fā)生器：產(chǎn)生一組在時(shí)間上有先后順序的脈沖

21、。Ø 用途：如在計(jì)算機(jī)中，機(jī)器執(zhí)行指令時(shí)，是將一條指令分成一些基本動作，控制器發(fā)生一系列節(jié)拍脈沖，有順序地控制這些基本動作的完成，實(shí)現(xiàn)一系列的操作或運(yùn)算。Ø 電路組成· 計(jì)數(shù)器：按設(shè)計(jì)要求計(jì)脈沖CP的個數(shù)· 譯碼器：將計(jì)數(shù)器狀態(tài)翻譯成對應(yīng)輸出端(脈沖信號)的高低電平順序輸出。 第6章 半導(dǎo)體存儲器復(fù)習(xí)：1）了解分類、掌握RAM的擴(kuò)展 2）例題 例6-1、例6-2 3）習(xí)題 6-1、6-2、6-5、6-6半導(dǎo)體存儲器是一種由半導(dǎo)體器件構(gòu)成的能夠存儲數(shù)據(jù)、運(yùn)算結(jié)果、操作指令的邏輯部件。用于計(jì)算機(jī)的內(nèi)存及數(shù)字系統(tǒng)存儲部件。優(yōu)點(diǎn)：（P148）分類：按制造工藝不同

22、分類：Ø 分成TTL和MOS存儲器兩大類。TTL型速度快，MOS型工藝簡單、集成度高、功耗低、成本低等特點(diǎn)。按存儲信號的原理不同：Ø 分為靜態(tài)存儲器和動態(tài)存儲器兩種。Ø 靜態(tài)存儲器是以觸發(fā)器為基本單元來存儲0和1的，在不失電的情況下，觸發(fā)器狀態(tài)不會改變；Ø 動態(tài)存儲器是用電容存儲電荷的效應(yīng)來存儲二值信號的。電容漏電會導(dǎo)致信息丟失，因此要求定時(shí)對電容進(jìn)行充電或放電。 稱為刷新。動態(tài)存儲器都為MOS型。按工作特點(diǎn)不同：Ø 分成只讀存儲器、隨機(jī)存取存儲器。半導(dǎo)體存儲器的主要技術(shù)指標(biāo)：兩個主要技術(shù)指標(biāo)：存儲容量和存取時(shí)間。Ø 存儲容量：存儲器

23、中存儲單元個數(shù)，即存放二進(jìn)制信息的多少。Ø 存取周期：連續(xù)兩次讀（寫）操作間隔的最短時(shí)間。只讀存儲器半導(dǎo)體只讀存儲器(Read-only Memory,簡稱ROM)是只能讀不能寫的存儲器。通常用其存放固定的數(shù)據(jù)和程序，如計(jì)算機(jī)系統(tǒng)的引導(dǎo)程序、監(jiān)控程序、函數(shù)表、字符等。只讀存儲器為非易失性存儲器，去掉電源，所存信息不會丟失。ROM按存儲內(nèi)容的寫入方式，可分為：Ø 固定只讀存儲器（ROM）：在制造時(shí)根據(jù)特定的要求做成固定的存儲內(nèi)容，出廠后，用戶無法更改，只能讀出。Ø 可編程序只讀存儲（PROM）：存儲內(nèi)容可以由使用者編制寫入，但只能寫入一次，一經(jīng)寫入就不能再更改。&#

24、216; 可擦除可編程只讀存儲器(EPROM)：存儲內(nèi)容可以改變，但EPROM所存內(nèi)容的擦去或改寫，需要專門的擦抹器和編程器實(shí)現(xiàn)。在工作時(shí)，也只能讀出。Ø 電可擦除可編程序只讀存儲（E2PROM）：可用電擦寫方法擦寫。Ø 快閃存儲器（Flash Memory）：糅合了PROM的特點(diǎn)，具有集成度高、容量大、成本低和使用方便優(yōu)點(diǎn)。隨機(jī)存取存儲器隨機(jī)存取存儲器RAM（Random Access Memory）可隨時(shí)從任一指定地址存入（寫入）或取出（讀出）信息。在計(jì)算機(jī)中，RAM用作內(nèi)存儲器和高速緩沖存儲器。RAM分為靜態(tài)RAM和動態(tài)RAM；靜態(tài)RAM又分為雙極型和MOS型。雙極型

25、RAM的優(yōu)點(diǎn)是速度快，但功耗大，集成度不高，大容量RAM一般都是MOS型的。動態(tài)RAM與靜態(tài)RAM的區(qū)別在于：信息的存儲單元是由門控管和電容組成。用電容上是否存儲電荷表示存1或存0。為防止因電荷泄漏而丟失信息，需要周期性地對這種存儲器的內(nèi)容進(jìn)行重寫，稱為刷新。動態(tài)MOS存儲單元電路主要是三管和單管結(jié)構(gòu)。 集成RAM簡介（P157）RAM的擴(kuò)展RAM的種類很多，存儲容量有大有小。當(dāng)一片RAM不能滿足存儲容量需要時(shí)，就需要將若干片RAM組合起來，構(gòu)成滿足存儲容量要求的存儲器。RAM的擴(kuò)展分為位擴(kuò)展和字?jǐn)U展兩種。 1、位擴(kuò)展 Ø 字?jǐn)?shù)滿足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。 Ø 實(shí)

26、現(xiàn)位擴(kuò)展的原則是：多個單片RAM的I/O端并行輸出。多個RAM的CS接到一起，作為RAM的片選端（同時(shí)被選中）；地址端對應(yīng)接到一起，作為RAM的地址輸入端。多個單片RAM的R/W端接到一起，作為RAM的讀/寫控制端（讀/寫控制端只能有一個）； 2、字?jǐn)U展Ø 在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時(shí)，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線數(shù)就得相應(yīng)增加。如256×8位RAM的地址線數(shù)為8條，而1024×8位RAM的地址線數(shù)為10條（接線見圖6-16）。Ø 實(shí)現(xiàn)字?jǐn)U展的原則是：多個單片RAM的I/O端并接，作為RAM的I/O端 . 多片構(gòu)成字?jǐn)U展之后，每次訪

27、問只能選中一片，選中哪一片，由字?jǐn)U展后多出的地址線決定。多出的地址線經(jīng)輸出低有效的譯碼器譯碼，接至各片RAM的CS端；地址端對應(yīng)接到一起，作為低位地址輸入端。R/W端接到一起作為RAM的讀/寫控制端（讀寫控制端只能有一個）；第7章 可編程邏輯器件復(fù)習(xí)：1）背熟圖7-1（開發(fā)步驟）、圖 7-7專用集成電路(Application Specific Integrated Circuit)ASIC：是面向用戶特定用途或特定功能的大規(guī)模、超大規(guī)模集成電路。分類：按功能：有數(shù)字的、模擬的、數(shù)字和模擬混和的。按制造方式分：有全定制ASIC、半定制ASIC、可編程ASIC三種?？删幊藺SIC：用戶可在現(xiàn)場對其編程來實(shí)現(xiàn)各種特定邏輯功能。用戶可“自制”大規(guī)模數(shù)字集成電路。使用可編程ASIC和相應(yīng)的EDA