數(shù)字電子技術(shù)基礎(chǔ)—試題—選擇

1、二、選擇題： (選擇一個(gè)正確的答案填入括號(hào)內(nèi)，每題3分，共30分 ) 1.設(shè)圖1中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下,輸出電壓波形恒為0的是：（C ）圖。 圖 1 2.下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（D ）。 A、或非門 B、與非門 C、異或門 D、OC門 3.對(duì)CMOS與非門電路，其多余輸入端正確的處理方法是（D ）。 A、通過(guò)大電阻接地（>1.5K） B、懸空 C、通過(guò)小電阻接地（<1K） D、通過(guò)電阻接V CC 4.圖2所示電路為由555定時(shí)器構(gòu)成的（A ）。 A、施密特觸發(fā)器 B、多諧振蕩器 C、單穩(wěn)態(tài)觸發(fā)器 D、T觸發(fā)器 5.請(qǐng)

2、判斷以下哪個(gè)電路不是時(shí)序邏輯電路（C ）。 圖2A、計(jì)數(shù)器 B、寄存器C、譯碼器 D、觸發(fā)器 6下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A ）。A、并行A/D轉(zhuǎn)換器 B、計(jì)數(shù)型A/D轉(zhuǎn)換器 C、逐次漸進(jìn)型A/D轉(zhuǎn)換器 D、雙積分A/D轉(zhuǎn)換器 7某電路的輸入波形 u I 和輸出波形 u O 如圖 3所示，則該電路為（C ）。 圖3 A、施密特觸發(fā)器 B、反相器 C、單穩(wěn)態(tài)觸發(fā)器 D、JK觸發(fā)器 8要將方波脈沖的周期擴(kuò)展10倍，可采用（C ）。 A、10級(jí)施密特觸發(fā)器 B、10位二進(jìn)制計(jì)數(shù)器 C、十進(jìn)制計(jì)數(shù)器 D、10位D/A轉(zhuǎn)換器 9、已知邏輯函數(shù) 與其相等的函數(shù)為（D ）。 A、 B、 C、

3、 D、 10、一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（C ）個(gè)數(shù)據(jù)信號(hào)輸出。 A、4 B、6 C、8 D、16 1、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（D ） A、m 1 與m 3 B、m 4 與m 6 C、m 5 與m 13 D、m 2 與m 8 2、 L=AB+C 的對(duì)偶式為：（B ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （D ） A、 與非 B、或非 C、 與或非 D、異或 4、 TTL 集成電路 74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為

4、A 2 A 1 A 0 =101 時(shí)，輸出： 為（B ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、屬于組合邏輯電路的部件是（A ）。 A、編碼器 B、寄存器 C、觸發(fā)器 D、計(jì)數(shù)器 6存儲(chǔ)容量為8K×8位的ROM存儲(chǔ)器，其地址線為（C ）條。 A、8 B、12 C、13 D、14 7、一個(gè)八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時(shí)，輸出電壓為（C ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（C ）功能。 A、置1 B、置0 C、計(jì)數(shù)

5、 D、保持 9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C ）。 A、JK觸發(fā)器 B、3/8線譯碼器 C、移位寄存器 D、十進(jìn)制計(jì)數(shù)器 10、只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為（B ）。 A、 RAM B、ROM C、 PROM D、EPROM 1以下式子中不正確的是（ C ） a1AA bAA=A c d1A12已知下列結(jié)果中正確的是（C ） aYA bYB cYAB d3TTL反相器輸入為低電平時(shí)其靜態(tài)輸入電流為（ C ） a3mA b5mA c1mA d7mA4下列說(shuō)法不正確的是（ C ） a集電極開路的門稱為OC門 b三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電

6、平、低電平） cOC門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線或運(yùn)算 d利用三態(tài)門電路可實(shí)現(xiàn)雙向傳輸5以下錯(cuò)誤的是（ B ） a數(shù)字比較器可以比較數(shù)字大小 b實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器 c實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位相加的電路叫全加器 d編碼器可分為普通全加器和優(yōu)先編碼器6下列描述不正確的是（ A ）a觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時(shí)觸發(fā)器處于1態(tài)b時(shí)序電路必然存在狀態(tài)循環(huán)c異步時(shí)序電路的響應(yīng)速度要比同步時(shí)序電路的響應(yīng)速度慢 d邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7電路如下圖（圖中為下降沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為“011”，請(qǐng)

7、問(wèn)時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（ B ）a“110” b“100” c“010” d“000”8、下列描述不正確的是（ A ）a時(shí)序邏輯電路某一時(shí)刻的電路狀態(tài)取決于電路進(jìn)入該時(shí)刻前所處的狀態(tài)。b寄存器只能存儲(chǔ)小量數(shù)據(jù)，存儲(chǔ)器可存儲(chǔ)大量數(shù)據(jù)。c主從JK觸發(fā)器主觸發(fā)器具有一次翻轉(zhuǎn)性d上面描述至少有一個(gè)不正確9下列描述不正確的是（B ）aEEPROM具有數(shù)據(jù)長(zhǎng)期保存的功能且比EPROM使用方便b集成二十進(jìn)制計(jì)數(shù)器和集成二進(jìn)制計(jì)數(shù)器均可方便擴(kuò)展。c將移位寄存器首尾相連可構(gòu)成環(huán)形計(jì)數(shù)器d上面描述至少有一個(gè)不正確1將代碼(10000011)8421轉(zhuǎn)換為二進(jìn)制數(shù)（ B ）。A、（01000011）2 B、

8、（01010011）2 C、（10000011）2 D、（000100110001）2 2函數(shù)的對(duì)偶式為（ A ）。A、（ B、；C、 D、3有符號(hào)位二進(jìn)制數(shù)的原碼為（11101），則對(duì)應(yīng)的十進(jìn)制為（ C ）。A、-29 B、+29 C、-13 D、+134邏輯函數(shù)的最簡(jiǎn)的與或式（ B ）。 A、AC+BD； B、 C、AC+B D、A+BD5邏輯函數(shù)的F=的標(biāo)準(zhǔn)與或式為（ A ）。A、 B、 C、 D、6邏輯函數(shù)Y（A，B，C）=的最簡(jiǎn)與或非式為（ A ）。A、 B、 C、 D、7邏輯函數(shù)Y（A，B，C，D）=其約束條件為AB+AC=0則最簡(jiǎn)與或式為（ A ）。A、 B、 ；C、 D、8下圖

9、為TTL邏輯門，其輸出Y為（ A ）。A、0 B、 1 C、 D、9下圖為OD門組成的線與電路其輸出Y為（ A ）。A、1 B、0 C、 D、10下圖中觸發(fā)器的次態(tài)方程Qn+1為（ A ）。A、A B、0 C、Qn D、n11RS觸發(fā)器要求狀態(tài)由0 1其輸入信號(hào)為（ A ）。A、RS=01 B、RS=×1 C、RS=×0 D、RS=1012電源電壓為+12V的555定時(shí)器、組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓VT為（ A ）。A、4V B、6V C、8V D、12V13為了將三角波換為同頻率的矩形波，應(yīng)選用（ B ）。A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、多

10、諧振器 D、計(jì)數(shù)器1. 十進(jìn)制數(shù)85轉(zhuǎn)換為二進(jìn)制數(shù)為（ D ）A1001011 B1010011 C1100101 D1010101 2. 二進(jìn)制數(shù)11011轉(zhuǎn)換為十進(jìn)制數(shù)為（ B ）A32 B27 C64 D128 4. 8421BCD碼110011001表示十進(jìn)制為（ A ）A33.2 B51.0125 C63.2 D51.25在下列一組數(shù)中，與相等的數(shù)是（ C ） A B（65）8 C 6下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是( C )A0110； B 1100； C10017 “異或”邏輯與以下哪種邏輯是非的關(guān)系( C )A“與”邏輯 B“或”邏輯 C “同或”邏輯8 與兩函數(shù)

11、的關(guān)系為( C )A 相同 B對(duì)偶 C反函數(shù)9. n個(gè)變量，有多少個(gè)最小項(xiàng)( A )A2n B2n Cn 10. 利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開關(guān)電路的斷開和接通（ C ）A放大狀態(tài) B擊穿狀態(tài) C飽和狀態(tài) D 導(dǎo)通狀態(tài) 11. TTL門電路是采用以下什么設(shè)計(jì)的門電路（A ）A雙極型三極管 B單極型MOS管 C二極管 D三態(tài)門 14.邏輯電路的分析任務(wù)是（ D ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出電路 B研究電路的可靠性C研究電路如何提高速度 D給定電路，通過(guò)一定的步驟說(shuō)明電路的功能 15.組合邏輯電路不含有（ A ）A記憶能力的器件 B門電路和觸發(fā)器 C門電路 D運(yùn)算器16. 常用的一種

12、3-8線譯碼器是（ B ）A74148 B74138 C7448 D74151 17.74138是（ B ）A時(shí)序邏輯器件 B組合邏輯器件 C定時(shí)器件 D整形器件 18.共陽(yáng)型七段數(shù)碼管各段點(diǎn)亮需要( C ) A高電平 B接電源 C低電平 D接公共端19. 由門電路組成的全加器是 ( B )A時(shí)序邏輯器件 B組合邏輯器件 C脈沖邏輯器件 D以上答案都不正確 20. TTL門電路的工作電源一般是（ B ）A25 v B+5V C3V18V 22.輸入100Hz脈沖信號(hào)，要獲得10HZ的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（ B ）A100進(jìn)制 B10進(jìn)制 C 50進(jìn)制 D5進(jìn)制23.時(shí)序邏輯電路

13、設(shè)計(jì)的任務(wù)是（ A ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出時(shí)序電路 B研究電路的可靠性C研究電路如何提高速度 D給定電路，通過(guò)一定的步驟說(shuō)明電路的功能 24.計(jì)數(shù)器是（ A ）A時(shí)序邏輯器件 B組合邏輯器件 C定時(shí)器件 D整形器件25.以下何種電路具有記憶能力（ C ）A門電路 B組合邏輯電路 C時(shí)序邏輯電路 D多諧振蕩電路26.時(shí)序邏輯電路一般可以分兩類，即（ C ）A組合邏輯電路和時(shí)序邏輯電路 B門電路和觸發(fā)器C同步型和異步型 D模擬電路和數(shù)字電路28時(shí)序邏輯電路通常由門電路和（ A ）組成。A 存儲(chǔ)電路 B寄存器 C譯碼器 29.利用定時(shí)器555可以設(shè)計(jì)實(shí)現(xiàn)（ B ） A全加器 B多諧振蕩器

14、 C寄存器 D譯碼器1、8421BCD碼01101001.01110001轉(zhuǎn)換為十進(jìn)制數(shù)是：（ C ）A：78.16 B：24.25 C：69.71 D：54.562、最簡(jiǎn)與或式的標(biāo)準(zhǔn)是：（ C ） A：表達(dá)式中乘積項(xiàng)最多，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多 B：表達(dá)式中乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多C：表達(dá)式中乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最少 D：表達(dá)式中乘積項(xiàng)最多，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多3、用邏輯函數(shù)卡諾圖化簡(jiǎn)中，四個(gè)相鄰項(xiàng)可合并為一項(xiàng),它能：（ B ） A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1

15、 A：消去1個(gè)表現(xiàn)形式不同的變量，保留相同變量B：消去2個(gè)表現(xiàn)形式不同的變量，保留相同變量C：消去3個(gè)表現(xiàn)形式不同的變量，保留相同變量 表1D：消去4個(gè)表現(xiàn)形式不同的變量，保留相同變量4、已知真值表如表1所示，則其邏輯表達(dá)式為：（ A ） A：ABC B：AB + BC C：AB + BC D：ABC（A+B+C）5、函數(shù)F(A，B，C)=AB+BC+AC的最小項(xiàng)表達(dá)式為：（ B ）A：F(A,B,C)=m（0，2，4） B：F(A,B,C)=m（3，5，6，7）C：F(A,B,C)=m（0，2，3，4） D：F(A,B,C)=m（2，4，6，7）6、欲將一個(gè)移位寄存器中的二進(jìn)制數(shù)乘以（32）

16、10需要（ C ）個(gè)移位脈沖。A：32 B： 10 C：5 D： 67、已知74LS138譯碼器的輸入三個(gè)使能端（E1=1，E2A=E2B=0）時(shí)，地址碼A2A1A0=011，則輸出Y7 Y0是：（ C ） A：11111101 B：10111111 C：11110111 D：111111118、要實(shí)現(xiàn)，JK觸發(fā)器的J、K取值應(yīng)是：（ D ） A：J=0，K=0 B：J=0，K=1 C：J=1，K=0 D：J=1，K=19、能夠?qū)崿F(xiàn)線與功能的是：（ B ）A： TTL與非門 B：集電極開路門 C：三態(tài)邏輯門 D： CMOS邏輯門10、個(gè)四位串行數(shù)據(jù)，輸入四位移位寄存器，時(shí)鐘脈沖頻率為1kHz，

17、經(jīng)過(guò)（B ）可轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。A：8ms B：4ms C：8µs D：4µs11、表2所列真值表的邏輯功能所表示的邏輯器件是：（ C ） 表2A：譯碼器B：選擇器C：優(yōu)先編碼器D：比較器12、 圖1所示為2個(gè)4位二進(jìn)制數(shù)相加的串接全加器邏輯電路圖，運(yùn)算后的C4S4S3S2S1結(jié)果是：（ A ）A：11000B：11001C：10111D：10101圖11和二進(jìn)制數(shù)(111100111.001)等值的十六進(jìn)制數(shù)是( B )A(747.2)16B(1E7.2) 16C(3D7.1) 16D(F31.2) 162和邏輯式相等的式子是( A )AAC+BB BCCBD332

18、位輸入的二進(jìn)制編碼器，其輸出端有( D )位。A. 256 B. 128 C. 4 D. 54n位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器,其無(wú)關(guān)狀態(tài)數(shù)為個(gè)( B )A2n-nB2n-2nC2nD2n-154個(gè)邊沿JK觸發(fā)器,可以存儲(chǔ)( A )位二進(jìn)制數(shù)A4B8C166三極管作為開關(guān)時(shí)工作區(qū)域是( D )A飽和區(qū)+放大區(qū)B擊穿區(qū)+截止區(qū)C放大區(qū)+擊穿區(qū)D飽和區(qū)+截止區(qū)7.下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（ C ）A基本RS觸發(fā)器B同步RS觸發(fā)器C主從結(jié)構(gòu)觸發(fā)器8施密特觸發(fā)器常用于對(duì)脈沖波形的（ C ）A定時(shí)B計(jì)數(shù)C整形1.在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（ D ） Am 1 與m

19、3 Bm 4 與m 6 Cm 5 與m 13Dm 2 與m 8 2L=AB+C 的對(duì)偶式為：（ B ） A . A+BC B . (A+B)C C . A+B+C D. ABC 3屬于組合邏輯電路的部件是（ A ）。 A編碼器 B寄存器 C觸發(fā)器 D計(jì)數(shù)器 4T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（ C ）功能。 A置1 B置0 C計(jì)數(shù) D保持 5指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ C ）。 AJK觸發(fā)器 B3/8線譯碼器 C移位寄存器 D十進(jìn)制計(jì)數(shù)器 6某電路的輸入波形 uI和輸出波形 uO 下圖所示，則該電路為（ C ）。 A施密特觸發(fā)器 B反相器 C單穩(wěn)態(tài)觸發(fā)器 DJK觸

20、發(fā)器 7. 三極管作為開關(guān)時(shí)工作區(qū)域是( D )A飽和區(qū)+放大區(qū)B擊穿區(qū)+截止區(qū)C放大區(qū)+擊穿區(qū)D飽和區(qū)+截止區(qū)8已知邏輯函數(shù) 與其相等的函數(shù)為（ D ）。 A. B. C. D. 9.一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（ C ）個(gè)數(shù)據(jù)信號(hào)輸出。 A4 B6 C8 D16 10.用觸發(fā)器設(shè)計(jì)一個(gè)24進(jìn)制的計(jì)數(shù)器，至少需要( D )個(gè)觸發(fā)器。A3 B4 C6 D51下列電路中不屬于時(shí)序電路的是 C 。A同步計(jì)數(shù)器B異步計(jì)數(shù)器C組合邏輯電路D數(shù)據(jù)寄存器2CT74LS290計(jì)數(shù)器的計(jì)數(shù)工作方式有 C 種。A1B2 C3 D433線8線譯碼器有 A 。A3條輸入線，8條輸出線B8條輸入線，

21、3條輸出線 C2條輸入線，8條輸出線D3條輸入線，4條輸出線4一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，初始狀態(tài)為00000，問(wèn)經(jīng)過(guò)201個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為 D 。A00111B00101C01000D010015若將一TTL異或門輸入端A、B當(dāng)作反相器使用，則A、B端的連接方式為 A 。AA或B中有一個(gè)接1BA或B中有一個(gè)接0CA和B并聯(lián)使用D不能實(shí)現(xiàn)6.下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（ C ）A基本RS觸發(fā)器B同步RS觸C主從結(jié)構(gòu)觸發(fā)器DSR鎖存器7邏輯函數(shù)F(A,B,C) = AB+B C+AC'的最小項(xiàng)標(biāo)準(zhǔn)式為（ D ）。AF(A,B,C)=m(0,2,4) BF

22、(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)8設(shè)計(jì)一個(gè)把十進(jìn)制轉(zhuǎn)換成二進(jìn)制的編碼器，則輸入端數(shù)M和輸出端數(shù)N分別為（ C ）AM=N=10BM=10，N=2CM=10，N=4 DM=10，N=39數(shù) 字 電 路 中 的 工 作 信 號(hào) 為( B )。A直 流 信 號(hào)B脈 沖 信 號(hào)C隨 時(shí) 間 連 續(xù) 變 化 的 電 信 號(hào)10 L=AB+C 的對(duì)偶式為：（ A ） AA+BC B.(A+B)C C. A+B+C DABC 1數(shù)字電路中的工作信號(hào)為（ B ）。A隨時(shí)間連續(xù)變化的電信號(hào)B脈沖信號(hào)C直流信號(hào)2邏輯符號(hào)如圖一

23、所示，當(dāng)輸入，輸入B為方波時(shí)，則輸出F應(yīng)為（ C ）。圖二圖一A“1”B“0”C方波3邏輯圖和輸入A，B的波形如圖二所示，分析在t1時(shí)刻輸出F為（ A ）。A“1”B“0”C任意4圖三邏輯電路為（ A ）。A與非門B與門C或門D或非門 圖四圖三5邏輯電路如圖四所示，輸入A0，B1，C1，則輸出F1和F2分別為（ D ）。ABCD6AB+BC+CA的“與非”邏輯式為（ B ）。A BC7邏輯電路如圖五所示，其邏輯功能相當(dāng)于一個(gè)（ C ）。A“與”非門B“導(dǎo)或”門C“與或非”門圖五8與二進(jìn)制數(shù)10101010相應(yīng)的十進(jìn)制數(shù)為（ C ）。A110B)210C1709時(shí)序邏輯電路中一定是含（ A ）A

24、觸發(fā)器B組合邏輯電路C移位寄存器D譯碼器10用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長(zhǎng)度是（ D ）AnB2nC2nD2n-11已知某電路的真值表如下表所示，則該電路的邏輯表達(dá)式為（ C ）。ABCDABCYABCY000010000011101101001101011111112三輸入、八輸出譯碼器，對(duì)任一組輸入值其有效輸出個(gè)數(shù)為（ C ）。A3個(gè)B8個(gè) C1個(gè)D11個(gè)3JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí)，J、K端的取值為（ D ）。AJ=0,K=1BJ=0,K=0CJ=1,K=1DJ=1,K=04.邏輯函數(shù)F=( A )。A.BB.AC.D.5五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為（ A ）。A.5B.10C.25D.326同步時(shí)序電路和異步時(shí)序