環(huán)形振蕩器設(shè)計(jì)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上目錄摘要振蕩器是用來產(chǎn)生重復(fù)電子訊號(hào)（通常是正弦波或方波）的電子元件。其構(gòu)成的電路叫振蕩電路，能將直流信號(hào)轉(zhuǎn)換為具有一定頻率的交流電信號(hào)輸出。振蕩器的種類很多，按振蕩激勵(lì)方式可分為自激振蕩器、他激振蕩器；按電路結(jié)構(gòu)可分為阻容振蕩器、電感電容振蕩器、晶體振蕩器、音叉振蕩器等；按輸出波形可分為正弦波、方波、鋸齒波等振蕩器。廣泛用于電子工業(yè)、醫(yī)療、科學(xué)研究等方面。環(huán)形振蕩器由三個(gè)非門或更多奇數(shù)個(gè)非門輸出端和輸入端首尾相接，構(gòu)成環(huán)狀。以三個(gè)非門為例，即非門A輸出端連接到非門B輸入端，非門B輸出端連接到非門C輸入端，非門C輸出端到連接非門A輸入端，在其中任何一個(gè)連接的位置都可以

2、引出輸出信號(hào)。本文將圍繞環(huán)形振蕩器進(jìn)行具有具體功能的振蕩器的理論分析與設(shè)計(jì)。關(guān)鍵詞：集成電路 環(huán)形振蕩器 反相器Abstract Oscillator is used to generate repeated electrical signals (typically a sine wave or square wave) of the electronic components. Its circuit configuration is called an oscillation circuit, capable of DC into AC electrical output signal

3、having a certain frequency. Many types of oscillators, according to the oscillation excitation can be divided into self-excited oscillator, he excited oscillator; according to the circuit structure can be divided RC-oscillator, LC oscillator, crystal oscillator, the tuning fork oscillators; accordin

4、g to output waveform can be divided into sine wave, square wave, sawtooth oscillator. Widely used in the electronics industry, medical and scientific research.Ring oscillator consisting of three or more odd number of NAND gate NAND gate output and the input of the end to end to form a ring. In three

5、 of the NAND gate as an example, i.e., the output of NAND gate A is connected to the B input of the NAND gate, the NAND gate B output connected to the input terminal of the NAND gate C, NAND gate C output to the A input of the NAND gate is connected, in which anywhere a connection can lead to the ou

6、tput signal. This article will focus on the ring oscillator oscillator has a specific function of the theoretical analysis and design.Keywords: IC inverter ring oscillator1 設(shè)計(jì)目的及任務(wù)要求1.1 設(shè)計(jì)目的培養(yǎng)較為扎實(shí)的電子電路的理論知識(shí)及較強(qiáng)的實(shí)踐能力；加深對(duì)電路器件的選型及電路形式的選擇的了解；提高集成電路的基本設(shè)計(jì)能力及基本調(diào)試能力；強(qiáng)化使用實(shí)驗(yàn)儀器進(jìn)行電路的調(diào)試檢測(cè)能力。1.2 任務(wù)要求（1）學(xué)習(xí)ORCAD軟件。（

7、2）設(shè)計(jì)一個(gè)環(huán)形振蕩器電路。（3）利用orcad軟件對(duì)該電路進(jìn)行系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)，并進(jìn)行相應(yīng)的設(shè)計(jì)、模擬和仿真工作。1.3 軟件簡(jiǎn)介本次設(shè)計(jì)將主要使用ORCAD軟件進(jìn)行仿真。ORCAD Capture (以下以Capture代稱)是一款基于 操作環(huán)境下的電路設(shè)計(jì)工具。利用Capture，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作和可編程的提供連續(xù)性的信息。OrCAD Capture作為行業(yè)標(biāo)準(zhǔn)的PCB原理圖輸入方式，是當(dāng)今世界最流行的原理圖輸入工具之一，具有簡(jiǎn)單直觀的用戶設(shè)計(jì)界面。OrCAD Capture CIS具有功能強(qiáng)大的信息系統(tǒng)，可以在線和集中管理數(shù)據(jù)庫，從而大幅提升電路設(shè)

8、計(jì)的效率。OrCAD Capture提供了完整的、可調(diào)整的原理圖設(shè)計(jì)方法，能夠有效應(yīng)用于PCB的設(shè)計(jì)創(chuàng)建、管理和重用。將原理圖設(shè)計(jì)技術(shù)和PCB布局布線技術(shù)相結(jié)合，OrCAD能夠幫助設(shè)計(jì)師從一開始就抓住設(shè)計(jì)意圖。不管是用于設(shè)計(jì)模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計(jì)層次模塊，OrCAD Capture都能為設(shè)計(jì)師提供快速的設(shè)計(jì)輸入工具。此外，OrCAD Capture原理圖輸入技術(shù)讓設(shè)計(jì)師可以隨時(shí)輸入、修改和檢驗(yàn)PCB設(shè)計(jì)。Cadence OrCAD Capture是一款多功能的PCB原理圖輸入工具。2、工作原理2.1 CMOS反相器電路圖1顯示了一個(gè)CM

9、OS反相器的電路圖，它由兩只增強(qiáng)型MOSFET組成，其中TN為N溝道結(jié)構(gòu)，TP為P溝道結(jié)構(gòu)。兩只MOS管的柵極連在一起作為輸入端；漏極連在一起作為輸出端。按照?qǐng)D1標(biāo)明的電壓與電流方向，=,=,并設(shè)=。為了能使電路正常工作，要求電源電壓大于兩只MOS管的開啟電壓的絕對(duì)值之和，即>（+）。2.2靜態(tài)CMOS反相器電路圖2顯示了一個(gè)靜態(tài)CMOS反相器的電路圖。它的工作原理是，當(dāng)為高并等于時(shí)，NMOS管導(dǎo)通而PMOS管截止。此時(shí)在和接地點(diǎn)之間存在一個(gè)直接通路，形成一個(gè)穩(wěn)態(tài)值0V。相反，當(dāng)輸入電壓為低時(shí)，NMOS和PMOS管分別關(guān)斷和導(dǎo)通。在和之間存在一條通路，產(chǎn)生了一個(gè)高電平輸出電壓。2.3 C

10、MOS反相器的特性CMOS反相器是所有復(fù)雜電路的基本構(gòu)建模塊，比如邏輯門、加法器、乘法器等一些比較復(fù)雜的電路的電氣特性幾乎完全可以由反相器的工作和性質(zhì)推斷出來。下面分析CMOS反相器的幾種重要特性。（1） 輸出高電平和低電平分別為和。換言之，電壓擺幅等于電源電壓。（2） 邏輯電平與器件的相對(duì)尺寸無關(guān)，所以晶體管可以采用最小尺寸。（3） 穩(wěn)態(tài)時(shí)在輸出和或之間總存在一條具有有線電阻的通路。因此一個(gè)設(shè)計(jì)良好的CMOS反相器具有低輸出阻抗，輸出電阻的典型值在的范圍內(nèi)。（4） CMOS反相器的輸入電阻極高，因?yàn)橐粋€(gè)MOS管的柵實(shí)際上是一個(gè)完全的絕緣體，因此不取任何直流輸入電流。由于反相器的輸入節(jié)點(diǎn)只連到

11、晶體管的柵上，所以穩(wěn)態(tài)輸入電流幾乎為零。（5） 在穩(wěn)態(tài)工作的情況下電源線和地線之間沒有直接通路（即此時(shí)輸入和輸出保持不變）。沒有電流存在（忽略漏電流）意味著該門并不消耗任何靜態(tài)功率。2.4 電壓傳輸特性（VTC） 電壓傳輸特性的性質(zhì)和形狀可以通過圖解法迭加NMOS和PMOS器件的電流特性來得到。以輸入電壓、輸出電壓和NMOS漏電流作為選擇的變量，可以將PMOS器件的曲線通過以下關(guān)系轉(zhuǎn)換到一組公共坐標(biāo)上。=；=-=；=- PMOS器件的負(fù)載曲線可以通過對(duì)x軸求鏡像并向右平移來得到。這一過程概括在圖3中，它顯示了將原先的PMOS曲線調(diào)整至公共坐標(biāo)系、和的一系列步驟。所得到的負(fù)載線畫在圖4中，為使一

12、個(gè)dc工作點(diǎn)成立，通過NMOS和PMOS器件的電流必須相等。用圖解法時(shí)這意味著dc工作點(diǎn)必須出在兩條相應(yīng)負(fù)載線的交點(diǎn)上。圖上標(biāo)記了許多這樣的點(diǎn)（對(duì)=0，0.5,1,1.5,2和2.5）。可以看到，所有的工作點(diǎn)不是在高輸出電平就是在低輸出電平上。因此反相器的VTC顯示出具有非常窄的過渡區(qū)。這是由于在開關(guān)過渡期間的高增益造成的，此時(shí)NMOS和PMOS同時(shí)導(dǎo)通且處于飽和狀態(tài)。在這一工作區(qū)，輸入電壓的一個(gè)很小變化就會(huì)引起輸出的很大變化。2.5 開關(guān)閾值開關(guān)閾值定義為=的點(diǎn)，其值可以用圖解法由VTC與直線=的交點(diǎn)求得（見圖5）。在這一區(qū)域由于=，PMOS和NMOS總是飽和的。使通過兩個(gè)晶體管的電流相等就

13、可以得到的解析表達(dá)式。 （1）求解得到： 其中 （2）這里，假設(shè)PMOS和NMOS管的柵氧厚度相同。當(dāng)值較大時(shí)（與晶體管閾值電壓及飽和電亞相比），公式（2）可以簡(jiǎn)化為： （3）公式（3）表明開關(guān)閾值取決于比值r，它是PMOS和NMOS管相對(duì)驅(qū)動(dòng)強(qiáng)度的比。一般希望處在電壓擺幅的重點(diǎn)（即處）附近，因?yàn)檫@可以使低電平噪聲容限和高電平噪聲容限具有相近的值。為此要求r接近1，這相當(dāng)于使PMOS器件的尺寸為：。由公式（1）可以推導(dǎo)出使開關(guān)閾值等于所希望的值時(shí)所要求的PMOS和NMOS管的尺寸： （4）2.6 環(huán)形振蕩器的工作原理 環(huán)形振蕩器是利用門電路的固有傳輸延遲時(shí)間將奇數(shù)個(gè)反相器首尾相接而成，該電路沒

14、有穩(wěn)態(tài)。因?yàn)樵陟o態(tài)（假定沒有振蕩時(shí)）下任何一個(gè)反相器的輸入和輸出都不可能穩(wěn)定在高電平或低電平，只能處于高、低電平之間，處于放大狀態(tài)。 假定由于某種原因v11產(chǎn)生了微小的正跳變，經(jīng)G1的傳輸延遲時(shí)間tpd后，v12產(chǎn)生了一個(gè)幅度更大的負(fù)跳變，在經(jīng)過G2的傳輸延遲時(shí)間tpd后，使v13產(chǎn)生更大的正跳變，經(jīng)G3的傳輸延遲時(shí)間tpd后，在vo產(chǎn)生一個(gè)更大的負(fù)跳變并反饋到G1輸入端?？梢姡诮?jīng)過3tpd后，v11又自動(dòng)跳變?yōu)榈碗娖剑俳?jīng)過3tpd之后，v11又將跳變?yōu)楦唠娖?。如此周而?fù)始，便產(chǎn)生自激振蕩。如圖7所示，可見振蕩周期為T=6tpd 圖6 環(huán)形振蕩器原理圖 圖7 環(huán)形振蕩器的工作波形環(huán)形振蕩器

15、的突出優(yōu)點(diǎn)是電路極為簡(jiǎn)單，但由于門電路的傳輸延遲時(shí)間極短，TTL門電路只有幾十納秒，CMOS電路也不過一二百納秒，難以獲得較低的振蕩頻率，而且頻率不易調(diào)節(jié)，為克服這個(gè)缺點(diǎn)，有幾種改進(jìn)電路，下面給出對(duì)照?qǐng)D。如圖8所示。 圖8 環(huán)形振蕩器的改進(jìn)電路環(huán)形振蕩器的改進(jìn)原理 ：接入RC 電路以后，不僅增大了門G2的傳輸延遲時(shí)間tpd2有助于獲得較低的振蕩頻率。而且通過改變R和C 的數(shù)值可以很方便地實(shí)現(xiàn)對(duì)頻率的調(diào)節(jié)。環(huán)形振蕩器的改進(jìn)原理 ：接入RC 電路以后，不僅增大了門G2的傳輸延遲時(shí)間tpd2有助于獲得較低的振蕩頻率。而且通過改變R和C 的數(shù)值可以很方便地實(shí)現(xiàn)對(duì)頻率的調(diào)節(jié)。 環(huán)形振蕩器的實(shí)用電路 ：如

16、圖8，為了進(jìn)一步加大RC和G2的傳輸延遲時(shí)間，在實(shí)用電路中將電容C 的接地端改接G1的輸出端。如圖,9所示。例如當(dāng)v12處發(fā)生負(fù)跳變時(shí)，經(jīng)過電容C使v13首先跳變到一個(gè)負(fù)電平，然后再從這個(gè)負(fù)電平開始對(duì)電容C充電，這就加長(zhǎng)了v13從 開始充電到上升為VTH的時(shí)間，等于加大了v12到v13的傳輸延遲時(shí)間。 通常RC電路產(chǎn)生的延遲時(shí)間遠(yuǎn)遠(yuǎn)大于門電路本身的傳輸延遲時(shí)間，所以在計(jì)算振蕩周期時(shí)可以只考慮RC電路的作用而將門電路固有的傳輸延遲時(shí)間忽略不計(jì)。 另外，為防止v13發(fā)生負(fù)跳變時(shí)流過反 相器G3輸入端鉗位二極管的電流過大，還在G3輸入端串接了保護(hù)電阻RS。電路中各點(diǎn)的電壓波形如圖9所示。 圖9 電路

17、中各點(diǎn)的工作波形 圖9中畫出了電容C充、放電的等效電路。環(huán)形振蕩器的周期 T2.2RC可用于近似估算振蕩周期。但使用時(shí)應(yīng)注意它假定條件是否滿足。 3、電路設(shè)計(jì)3.1 CMOS反相器的原理圖設(shè)計(jì) 在CMOS反相器的電路圖設(shè)計(jì)，需要考慮電路的傳播延時(shí)，然后可以確定PMOS 和NMOS 管的尺寸。至今一直使PMOS管較寬，以使它的電阻與下拉的NMOS管匹配。在設(shè)計(jì)中，PMOS與NMOS的寬長(zhǎng)比為2。以反相器為基礎(chǔ)，依據(jù)邏輯門與反相器有相同的驅(qū)動(dòng)能力設(shè)置復(fù)雜電路的PMOS和NMOS寬長(zhǎng)比。 圖10 NMOSE反相器電路3.2 環(huán)形振蕩器的原理圖設(shè)計(jì)在實(shí)際的仿真時(shí)，由于各個(gè)MOSE管的參數(shù)都是一致的，而

18、且仿真軟件不能模擬實(shí)際情況下的各種干擾，所以應(yīng)當(dāng)在電路圖中加一個(gè)激勵(lì)信號(hào)，使電路起振。圖中的rc是用于改變振蕩器的頻率，由于門電路的傳輸延遲時(shí)間極短，TTL門電路只有幾十納秒，CMOS電路也不過一二百納秒，難以獲得較低的振蕩頻率，加入RC后可以使振蕩器的頻率降低。圖11 環(huán)形振蕩器電路4仿真結(jié)果 圖12 環(huán)形振蕩器的仿真波形如圖，環(huán)形振蕩器的輸出波形是方波，波形平整，沒有失真，符合設(shè)計(jì)要求。5、版圖設(shè)計(jì)版圖如下圖所示： 圖13 反相器版圖圖14 環(huán)形振蕩器版圖心得體會(huì)本次課程設(shè)計(jì)的題目是環(huán)形振蕩器振蕩器的設(shè)計(jì)，主要應(yīng)用了集成電路和數(shù)電、模電的內(nèi)容。因?yàn)榧呻娐返闹R(shí)本來就不容易懂，所以查找資料和查閱基礎(chǔ)知識(shí)，花了很長(zhǎng)的時(shí)間。這些都應(yīng)歸咎于自己基礎(chǔ)知識(shí)的匱乏。通過查找資料，結(jié)合書本中所學(xué)的知識(shí)，我最終完成了課程設(shè)計(jì)的內(nèi)容。把書中所學(xué)的理論知識(shí)和具體的實(shí)踐相結(jié)合，有利于我們對(duì)課本中所學(xué)知識(shí)的理解，并加強(qiáng)了我們的動(dòng)手能力。這次設(shè)計(jì)讓我更好地掌握了常用元件的識(shí)別和測(cè)試，更加深刻地理解了課本知識(shí)。在此次做課程設(shè)計(jì)的過程中，我深深地