基于DSP數(shù)據(jù)采集電路設(shè)計(jì)

1、DSP原理及應(yīng)用課程設(shè)計(jì)設(shè)計(jì)說(shuō)明書基于DSP數(shù)據(jù)采集電路設(shè)計(jì)一、課程設(shè)計(jì)的目的通過(guò)本課程設(shè)計(jì)，鍛煉學(xué)生查閱資料、方案比較、運(yùn)用知識(shí)的能力。使學(xué)生掌握C54系列DSP 芯片的結(jié)構(gòu)、原理和典型應(yīng)用，并且能夠熟悉DSP的開(kāi)發(fā)流程和基本的設(shè)計(jì)方法，既鞏固所學(xué)的基礎(chǔ)理論知識(shí)， 又為學(xué)生日后從事開(kāi)發(fā)設(shè)計(jì)奠定基礎(chǔ)。 二、課程設(shè)計(jì)的內(nèi)容及要求 選擇合適的器件，了解元器件的工作原理，進(jìn)行數(shù)據(jù)采集電路設(shè)計(jì)，完成1、硬件電路設(shè)計(jì)2、編寫A/D數(shù)據(jù)采集程序。3、書寫設(shè)計(jì)說(shuō)明書三、參考資料：1、吳冬梅 張玉杰 北京大學(xué)出版社 DSP技術(shù)及應(yīng)用2、戴明楨 周建江 北京航天航空大學(xué)出版社 TMS320C54X DSP結(jié)構(gòu)、

2、原理及應(yīng)用3、王安民 陳明欣 清華大學(xué)出版社 TMS320C54X XDSP實(shí)用技術(shù)4、蘇濤 .DSP實(shí)用技術(shù) .西安:西安電子科技大學(xué)出版社指導(dǎo)教師（簽字）： 教研室主任（簽字）： 批準(zhǔn)日期： 2012 年 12 月 22 日目錄一、摘要：3二、基本理論4三、選擇芯片51、TMS320c541652、DAC762553、AD78645四、硬件結(jié)構(gòu)及其工作原理61、元器件工作原理6（1） AD78646（2） TMS320c54硬件結(jié)構(gòu)82、DSP與AD7864的接口電路93、DAC7625與TMS320VC5416接口設(shè)計(jì)10五、A/D數(shù)據(jù)采集程序設(shè)計(jì)121、程序設(shè)計(jì)思想122、程序流程圖1

3、2六、心得體會(huì)13參考文獻(xiàn)14一、摘要：通過(guò)利用TI公司的TMS320c5416和DAC7625相組合連接成的數(shù)據(jù)采集系統(tǒng)和AD7864，利用AD、I/O口等方面知識(shí)，組成DSP數(shù)據(jù)采集電路。利用c語(yǔ)言編程設(shè)計(jì)A/D數(shù)據(jù)采集程序，從硬件和軟件兩個(gè)方面的設(shè)計(jì)進(jìn)行闡述，介紹了存儲(chǔ)器模塊、A/D、D/A模塊以及接口等硬件電路和TMS320c54x02 DSP軟件開(kāi)發(fā)流程進(jìn)行了分析研究和設(shè)計(jì)。在采集信號(hào)時(shí)需要前向通道AD輸入和后向通道通道DA使DSP芯片和實(shí)際系統(tǒng)連接起來(lái)，最終形成了數(shù)據(jù)采集系統(tǒng)。關(guān)鍵字：AD7864，TMS320c5416，DAC7625，數(shù)據(jù)采集二、基本理論數(shù)據(jù)采集：由于一個(gè)模擬信

4、號(hào)在時(shí)間上是連續(xù)的，而數(shù)字信號(hào)要求在時(shí)間上是離散的，這就要求系統(tǒng)每經(jīng)過(guò)一個(gè)固定的時(shí)間間隔對(duì)模擬信號(hào)進(jìn)行測(cè)量。這種測(cè)量就叫做采樣。這個(gè)時(shí)間周期就叫做采樣周期，它的倒數(shù)稱為采樣頻率。 采樣頻率滿足采樣定理：對(duì)于一個(gè)模擬信號(hào)，如果能夠滿足采樣頻率大于或等于模擬信號(hào)中最高頻率分量的兩倍，那么依據(jù)采樣后得到的離散序列就能夠沒(méi)有失真地恢復(fù)出模擬信號(hào)。 量化：所謂量化就是把采集到的數(shù)值送到量化器（A/D轉(zhuǎn)換器）編碼成數(shù)字，每個(gè)數(shù)字代表一次采樣所獲得的聲音信號(hào)的瞬間值。量化時(shí)，把整個(gè)幅度劃分為幾個(gè)量化級(jí)（量化數(shù)據(jù)位數(shù)），把落入同一級(jí)的樣本值歸為一類，并給定一個(gè)量化值。量化級(jí)數(shù)越多，量化誤差就越小，聲音質(zhì)量就越

5、好。目前常用量化數(shù)據(jù)位來(lái)表示量化級(jí)，例如數(shù)據(jù)位為8位，則表示個(gè)量化級(jí)，最高量化級(jí)有個(gè)（65536個(gè)）等級(jí)。量化過(guò)程存在量化誤差，反映到接收端，這種誤差作為噪聲再生，稱為量化噪聲。增加量化位數(shù)能夠把噪聲降低到無(wú)法察覺(jué)的程度，但隨著信號(hào)幅度的降低，量化噪聲與信號(hào)之間的相關(guān)性變得更加明顯。 編碼：將取得的量化數(shù)值轉(zhuǎn)換為二進(jìn)制數(shù)數(shù)據(jù)的過(guò)程，把數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成某種數(shù)字脈沖信號(hào)常見(jiàn)的有兩類：不歸零碼和曼徹斯特編碼5。本系統(tǒng)通過(guò)選擇合適的元器件組成數(shù)據(jù)采集系統(tǒng)。DSP系統(tǒng)的核心部分是DSP芯片，但是DSP芯片能處理的信號(hào)必須是數(shù)字的，而實(shí)際系統(tǒng)中的信號(hào)一般都是模擬信號(hào)。所以在采集信號(hào)時(shí)需要前向通道AD輸入和后

6、向通道通道DA使DSP芯片和實(shí)際系統(tǒng)連接起來(lái)。根據(jù)以上敘述得出系統(tǒng)的結(jié)構(gòu)框圖如圖圖一、DSP數(shù)據(jù)采集結(jié)構(gòu)圖三、選擇芯片1、TMS320c54162、DAC7625DAC7625是具有12位數(shù)據(jù)并行輸入、4路模擬輸出的數(shù)模轉(zhuǎn)換器，撿了時(shí)間是10us，功耗為20mw，電源可采用單電源供電(+5V)和雙電源供電(5V)供電。特點(diǎn)是低功耗支持單操作和雙操作，雙寄存器數(shù)據(jù)輸入。3、AD7864AD7864是一種高速、低功耗、可以4通道同時(shí)采樣的A/D轉(zhuǎn)換器。它的主要特性有：高速12位A/D轉(zhuǎn)換器；同時(shí)采樣4個(gè)輸入通道，并具有4個(gè)采樣、保持放大器；0.35ms采樣保持獲取時(shí)間，每一個(gè)通道轉(zhuǎn)換時(shí)間1.65m

7、s；可以通過(guò)軟件或者硬件的方法選取用于采樣的通道；單電源供電(+5V)；多個(gè)轉(zhuǎn)換電壓范圍；具有高速并行接口，可以與處理器直接連接；低功耗，每通道功耗90mW；對(duì)于每一個(gè)模擬輸入通道均有過(guò)壓保護(hù)電路。AD7864 4通道同時(shí)工作時(shí)，最大采樣率可以高達(dá)130KHz。四、硬件結(jié)構(gòu)及其工作原理1、元器件工作原理（1） AD7864特點(diǎn)：高速 (1.65us)12位ADC四同步采樣輸入、四采樣保持放大器、0.35 us 采樣時(shí)間、1.65 us 轉(zhuǎn)換時(shí)間通道轉(zhuǎn)換順序可由硬件或軟件選擇、單電源供電輸入范圍選擇: AD7864-1 ±10V ±5V、AD7864-3 ±2.5V

8、AD7864-2 0 - 2.5V , 0 5V高速并行接口可以和3V處理器接口、低功耗 典型值為90mW、省電模式 典型值為5uA模擬輸入端過(guò)電壓保護(hù)芯片的工作原理：ADS7864包含兩個(gè)可以同時(shí)工作的12位A/D轉(zhuǎn)換器。其個(gè)保持信號(hào)(HOLDA,HOLDB,HOLDC)選擇輸入的多路開(kāi)關(guān)并且啟動(dòng)A/D轉(zhuǎn)換。這個(gè)保持信號(hào)同時(shí)有效就可以同時(shí)保持路輸入信號(hào)，轉(zhuǎn)換的數(shù)據(jù)分別存放在個(gè)寄存器中。模擬信號(hào)輸入：模擬信號(hào)輸入一般有兩種方法，即單端輸入和差分輸入。單端輸入時(shí)-IN輸入端保持在共模電壓，+IN輸入模擬信號(hào)；差分輸入時(shí)，輸入信號(hào)的幅值為+IN和-IN輸入的差。雙極性輸入的信號(hào)，如±2.

9、5V, ±5V, ±10V,可以通過(guò)如下的電路將其轉(zhuǎn)換成0V5V的輸入范圍。啟動(dòng)A/D轉(zhuǎn)換：當(dāng)保持信號(hào)HOLDX變?yōu)榈碗娖綍r(shí)，對(duì)應(yīng)的輸入信號(hào)立即被保持，只要這時(shí)ADC是空閑的,即可進(jìn)行A/D轉(zhuǎn)換。如果這時(shí)已有其它的通道處于保持態(tài)，則該通道將等待前面的通道完成轉(zhuǎn)換后才能進(jìn)行 A/D轉(zhuǎn)換。如果在一個(gè)時(shí)鐘周期各通道都處于保持態(tài)時(shí)，則通道A先轉(zhuǎn)換，接著通道B，最后是通道C。另外，如果一個(gè)通道正在進(jìn)行A/D轉(zhuǎn)換時(shí)，該通道又產(chǎn)生了保持有效信號(hào)，則這次保持信號(hào)無(wú)效。在通道沒(méi)有啟動(dòng)一次新的轉(zhuǎn)換時(shí)，保持信號(hào)可以保持低電平，但是要啟動(dòng)一次新的轉(zhuǎn)換時(shí)，則要使保持控制信號(hào)HOLDX先變?yōu)楦唠娖剑?

10、5ns），然后再變?yōu)榈碗娖讲艜?huì)有效。數(shù)據(jù)輸出：ADS7864有16位輸出數(shù)據(jù)線，其中D15表明數(shù)據(jù)是否有效(有效為“1”)，D14、D13、D12用于表示通道(如表1所示)，其余的D11D0為該通道轉(zhuǎn)換的數(shù)據(jù)值。16位輸出數(shù)據(jù)為三態(tài)，當(dāng)微處理器或DSP讀數(shù)據(jù)時(shí)，RD、CS控制信號(hào)應(yīng)為低電平。圖二、AD7864管腳及結(jié)構(gòu)圖引腳功能描述：1.BUSY輸出. CONVST 的上升沿觸發(fā)BUSY至高電平直到所有被選擇的通道轉(zhuǎn)換結(jié)束.2.FRSTDATA 輸出.當(dāng)FRSTDATA為高時(shí),表示輸出數(shù)據(jù)寄存器的指針指向寄存器1.3. CONVST 輸入.當(dāng)CONVST從低到高發(fā)生跳變時(shí),所有被選擇的通道開(kāi)始

11、轉(zhuǎn)換.4. CS 輸入.片選信號(hào),低電平有效. 5. RD 輸入.和CS聯(lián)合使用,執(zhí)行讀操作.此時(shí)WR必須為高電平.6. WR 輸入.7-10. SL1SL4.當(dāng)H/S SEL為低時(shí)轉(zhuǎn)換順序可以通過(guò)這四個(gè)引腳來(lái)選擇.11. H/S SEL 輸入.當(dāng)該腳接低電平時(shí),轉(zhuǎn)換順序可以通過(guò)SL1SL4來(lái)選擇.接高電平時(shí),轉(zhuǎn)換順序可以通過(guò)通道選擇寄存器來(lái)控制.12. AGND 模擬地.接系統(tǒng)模擬地.13-16. VIN4X, VIN3X 模擬輸入端.17. AGND 模擬地.1821. VIN2X, VIN1X 模擬輸入端.22. STBY 正常操作接高電平.23. VREF GND 參考地.接系統(tǒng)模擬地

12、 .24. VREF 在此腳和AGND之間接一0.1?F的去藕電容.25. AVDD 模擬電源輸入, +5.0 V? 5%.26. AGND 模擬地. DAC 電路的模擬參考地.27. INT/EXT 時(shí)鐘選擇輸入.接低電平時(shí),使用內(nèi)部時(shí)鐘.反之則使用外部時(shí)鐘.28. CLKIN 時(shí)鐘輸入.29-34. DB11DB6. 三態(tài)TTL輸出.35. DVDD 數(shù)字電源輸入, +5.0 V? 5%. 在此腳和AGND之間應(yīng)跨接一0.1?F去藕電容. DVDD和AVDD應(yīng)在外部接在一起.36. VDRIVE 此腳為DB0-DB11, BUSY, EOC和FRSTDATA提供驅(qū)動(dòng)電壓.通常和DVDD接在

13、一起.此腳也應(yīng)接0.1?F電容.若要和3V處理器或DSP接口,則應(yīng)接3 V? 10%.37. DGND 數(shù)字地. 此腳應(yīng)在AGND 腳上和系統(tǒng)模擬地接在一起.38,39 DB5, DB440-43 DB3DB0.雙向數(shù)據(jù)總線.當(dāng)讀操作時(shí),為輸出.在CS和WR有效時(shí),通道選擇寄存器可以通過(guò)DB3DB0編程, DB0代表通道1, DB3代表通道4.44 EOC 轉(zhuǎn)換結(jié)束信號(hào).每一通道轉(zhuǎn)換結(jié)束后,由此腳輸出低電平來(lái)表示.（2） TMS320c54硬件結(jié)構(gòu)2、DSP與AD7864的接口電路AD7864具有片內(nèi)時(shí)鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的2.5V參考電壓，這使得其與高速處理器的接口

14、變得非常簡(jiǎn)單?？紤]到實(shí)際工程中要求的工作電壓、轉(zhuǎn)換精度以及系統(tǒng)硬件設(shè)計(jì)的便利等因素，在硬件系統(tǒng)中選用AD7864-1。DSP選用TI公司的TMS320C54AD7864轉(zhuǎn)換后的數(shù)據(jù)讀取有兩種方法，即轉(zhuǎn)換中讀取數(shù)據(jù)和轉(zhuǎn)換后讀取數(shù)據(jù)。轉(zhuǎn)換中讀取數(shù)據(jù)是在下一個(gè)通道轉(zhuǎn)換結(jié)束之前讀取前一個(gè)通道的數(shù)據(jù)。轉(zhuǎn)換后讀取數(shù)據(jù)是在全部通道均轉(zhuǎn)換結(jié)束后，才讀取數(shù)據(jù)。在此硬件系統(tǒng)中，采用轉(zhuǎn)換后讀取數(shù)據(jù)的方式。其具體工作過(guò)程如下：當(dāng)轉(zhuǎn)換起始信號(hào)有效時(shí)(上升沿)，所有采樣保持器進(jìn)入保持狀態(tài)，開(kāi)始對(duì)選擇的通道采樣。Busy輸出信號(hào)在轉(zhuǎn)換起始信號(hào)上升沿時(shí)被觸發(fā)為高電 平，并在轉(zhuǎn)換過(guò)程中一直保持為高，當(dāng)全部通道轉(zhuǎn)換結(jié)束后，才變?yōu)?/p>

15、低電平。轉(zhuǎn)換結(jié)束信號(hào)在被選擇的通道中每一個(gè)通道轉(zhuǎn)換結(jié)束時(shí)均有效。各個(gè)通道轉(zhuǎn)換后的數(shù)據(jù) 保存在AD7864內(nèi)部相應(yīng)的鎖存器中。所有通道轉(zhuǎn)換結(jié)束后，當(dāng)讀信號(hào)和片選信號(hào)有效時(shí)，就可以并行地從數(shù)據(jù)總線上讀取數(shù)據(jù)。數(shù)據(jù)讀取時(shí)，按照轉(zhuǎn)換順序進(jìn) 行讀取，每次讀取后自動(dòng)修改內(nèi)部鎖存器指針(指向存放下一個(gè)轉(zhuǎn)換結(jié)束的數(shù)據(jù)鎖存器)。當(dāng)所有通道數(shù)據(jù)均讀取后，內(nèi)部鎖存器指針自動(dòng)復(fù)位(指向存放第一個(gè)轉(zhuǎn) 換結(jié)束的數(shù)據(jù)鎖存器)。圖三、DSP與AD7864的接口電路 根據(jù)上述AD7864的工作原理，DSP與AD7864的接口電路如圖1所示。 AD7864的軟硬選擇信號(hào)/S SEL置低，這時(shí)被選擇的轉(zhuǎn)換通道就由硬件通道信號(hào)的狀態(tài)

16、來(lái)決定，由于需要對(duì)4路信號(hào)進(jìn)行采樣，所以把全部置高，即4路通道全部選通。DSP與AD7864具體邏輯控制關(guān)系由CPLD來(lái)完成。 AD7864的12位數(shù)據(jù)線DB0-DB11經(jīng)過(guò)緩存與DSP數(shù)據(jù)線的低12位D0-D11相連，DSP另外高4位則始終為邏輯低；對(duì)于正數(shù)， 這種數(shù)據(jù)擴(kuò)展不會(huì)產(chǎn)生影響，而對(duì)于負(fù)數(shù)，則需要在軟件上進(jìn)行一定的處理。DSP的通用I/O引腳XF接到AD7864的引腳，XF信號(hào)由軟件控制來(lái)啟動(dòng) AD7864的模數(shù)轉(zhuǎn)換。DSP的I/O空間選擇信號(hào)引腳和地址線A15的邏輯組合作為AD7864的片選信號(hào)。當(dāng)有效，即為低電平時(shí)，如果地址線A15 為低，則AD7864被片選。此時(shí)可以對(duì)AD78

17、64進(jìn)行讀寫操作，AD7864的地址為# 7FFF。DSP讀寫信號(hào)RW 和AD7864的片選信號(hào)的組合作為AD7864的讀信號(hào)。當(dāng)AD7864被片選，且RW為高時(shí)，就可以從AD7864讀取數(shù)據(jù)，此時(shí)AD7864的寫信 號(hào)必須為高電平。DSP的存儲(chǔ)器選通信號(hào)和讀信號(hào)經(jīng)過(guò)邏輯與后作為緩存的使能信號(hào)，分別控制DSP外部程序和A/D轉(zhuǎn)換數(shù)據(jù)從緩存中送到DSP的數(shù)據(jù)總線 上去。3、DAC7625與TMS320VC5416接口設(shè)計(jì)TMS320VC5416片上提供3個(gè)MCBSP口，該串行口是一種高速、同步、帶緩沖的串行接口，它支持多種通信方式，在硬件連接上可以配置為SPI接口，該串口可以根據(jù)設(shè)計(jì)者的不同需求

18、方便的與其它器件接口。MCBSP口物理上包括6 個(gè)引腳， 分別是串行數(shù)據(jù)發(fā)送信號(hào)DX、串行數(shù)據(jù)接收信號(hào)RX、發(fā)送時(shí)鐘信號(hào)CLKX、接收時(shí)鐘信號(hào)CLKR、發(fā)送幀同步信號(hào)FSX 和接收幀同步信號(hào)FSR。由于MCBSP內(nèi)帶有一個(gè)可編程的采樣和幀同步時(shí)鐘產(chǎn)生器，所以串口接收、發(fā)送時(shí)鐘和幀同步等信號(hào)既可由內(nèi)部產(chǎn)生，也可以由外部輸入?？梢钥闯?，該串口接口方便簡(jiǎn)單，可以實(shí)現(xiàn)器件間高速通信，尤其對(duì)于高分辨率的A/D轉(zhuǎn)換器件大多采用MCBSP接口。它的主要特點(diǎn)如下：全雙工的串行通信；連續(xù)的發(fā)送和接收數(shù)據(jù)流功能；具有外部時(shí)鐘輸入或內(nèi)部可編程時(shí)鐘兩種時(shí)鐘控制方式；可獨(dú)立編程的發(fā)送和接收幀同步；多通道數(shù)據(jù)傳輸（最多可

19、達(dá)128個(gè)通道）； 可選的數(shù)據(jù)寬度：8、12、16、24、32位；用于數(shù)據(jù)壓縮的律和A律壓縮擴(kuò)展；可編程的時(shí)鐘和幀同步極性。MCBSP發(fā)送接收原理如圖所示。圖四、接口原理圖在發(fā)送數(shù)據(jù)時(shí)，首先將要發(fā)送的數(shù)據(jù)寫到發(fā)送寄存器中，若發(fā)送移位寄存器為空（說(shuō)明上一次發(fā)送的數(shù)據(jù)已經(jīng)由DX引腳送出）， 則將發(fā)送寄存器中的數(shù)據(jù)拷貝到發(fā)送移位寄存器中；然后在發(fā)送幀同步FSX和發(fā)送時(shí)鐘CLKX 的作用下，將發(fā)送移位寄存器中的數(shù)據(jù)逐位移到DX引腳輸出。在數(shù)據(jù)從發(fā)送寄存器復(fù)制到發(fā)送移位寄存器后， 就可以將下一個(gè)要發(fā)送的數(shù)據(jù)寫到發(fā)送寄存器中，從而可以保證數(shù)據(jù)的連續(xù)發(fā)送。串口接收數(shù)據(jù)的原理與發(fā)送基本類似， 區(qū)別是數(shù)據(jù)移動(dòng)方

20、向相反，并且多通道串口的接收帶三個(gè)緩沖器。對(duì)于同步串口的控制主要通過(guò)片上MCBSP控制寄存器及子地址寄存器來(lái)完成。配置FSR、FSX、CLKR、CLKXY引腳為輸入還是輸出以及它們的極性；配置傳輸數(shù)據(jù)是單相位還是雙相位幀同步；配置每幀所包含的數(shù)據(jù)個(gè)數(shù)；配置傳輸數(shù)據(jù)的字寬（若為雙相位幀同步，每一相位對(duì)應(yīng)的字寬可設(shè)為不一樣）； 配置第一個(gè)幀同步之后的幀同步是否被忽略；配置數(shù)據(jù)位的延遲；配置數(shù)據(jù)的符號(hào)擴(kuò)展方式；配置所選擇的傳輸通道；若采用內(nèi)部產(chǎn)生時(shí)鐘和幀同步信號(hào)，還需要對(duì)時(shí)鐘和幀同步產(chǎn)生器進(jìn)行配置。對(duì)于DSP和MCBSP之間數(shù)據(jù)傳輸一般采用的DMA通道和中斷技術(shù)來(lái)完成。圖五、數(shù)模轉(zhuǎn)換系統(tǒng)的電路原理圖DSP輸出數(shù)字信號(hào)通過(guò)總線傳輸至DAC7625,由于TMS320VC5416與DAC7625的信號(hào)電平不同。兩者的數(shù)據(jù)線之間需要加入74LVTH16245做電平轉(zhuǎn)換。在DAC7625的輸出端，為了增加輸出功率，連接一個(gè)運(yùn)放TLC2274，輸出范圍0+5V。