BCD七段譯碼器設(shè)計

1、摘 要人類社會已進入到高度發(fā)達的信息化社會，信息社會的發(fā)展離不開電子產(chǎn)品的進步。 現(xiàn)代電子產(chǎn)品在性能提高、復(fù)雜度增大的同時，價格卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐 也越來越快，實現(xiàn)這種進步的主要原因就是生產(chǎn)制造技術(shù)和電子設(shè)計技術(shù)的發(fā)展。前者以微細加工技術(shù)為代表，目前已進展到深亞微米階段，可以在幾平方厘米的芯片上集成數(shù)千萬個晶體管；后者的核心就是EDA技術(shù)。EDA是指以計算機為工作平臺，融合了應(yīng)用電子技術(shù)、計算機技術(shù)、智能化 技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進行三方面的設(shè)計工作：IC設(shè)計,電子 電路設(shè)計以及PCB設(shè)計。沒有EDA技術(shù)的支持，想要完成上述超大規(guī)模集成電路

2、的設(shè)計制造是不可想象的，反過來，生產(chǎn)制造技術(shù)的不斷進步又必將對EDA技術(shù)提出新的要求。此設(shè)計是設(shè)計一個BCD-七段譯碼器，通過4個輸入7個輸出來顯示09這10個數(shù)字。應(yīng)用MAX+PLUSII軟件，應(yīng)用VHDL語言編程，實現(xiàn)上述功能。關(guān)鍵字：EDA技術(shù)，電子設(shè)計自動化， MAX+PLUSII， VHDL語言AbstractThe human society entered to the highly developed informationization society, information society's development cannot leave the electr

3、onic products the progress. The modern electronic products while the performance enhances which, the order of complexity increases, the price has actually assumed the declining trend, moreover the product renewal's step is also getting quicker and quicker, realizes this kind of progressive prima

4、ry cause is the manufacturing technology and the electron design technique development. The former take the tiny process technology as representative, at present progressed to the deep submicron stage, may integrate the many transistors on several square centimeters chips; The latter's core is E

5、DA the technology. EDA is refers to take the computer as the working platform, fused the electronic CAD general software package which using the electronic technology, the computer technology, the intellectualized technology newest achievement develops, mainly can assist carries on three aspects the

6、 project works: IC design, electronic circuit design as well as PCB design. Does not have the EDA technology support, the wish to complete the above ultra large scale integrated circuit's design manufacture is cannot imagine, in turn, the manufacturing technology will progress unceasingly will c

7、ertainly to set the new request to the EDA technology. This design is designs BCD- the decoder, inputs 7 through 4 to lose demonstrates 09 these 10 digit. Using the MAX+PLUSII software, applies the VHDL language programming, realizes the above function. key words: EDA technology，Electronic design au

8、tomation, MAX+PLUSII, VHDL language目 錄摘 要IABSTRACTII引 言1第1章可編程邏輯器件和DEA設(shè)計技術(shù)21.1可編程邏輯器件21.2EDA設(shè)計技術(shù)21.2.1 EDA設(shè)計技術(shù)的發(fā)展史21.2.2 EDA設(shè)計技術(shù)的基本特征31.2.3 EDA設(shè)計技術(shù)的基本方法3第二章 VHDL設(shè)計方法42.1 VHDL概述42.2 VHDL程序的結(jié)構(gòu)42.3 VHDL的特點52.4 VHDL程序的元素52.5 VHDL程序的描述語句6第3章 BCD-七段譯碼器73.1 MAX+PLUSII軟件介紹73.2 BCD-七段譯碼器的功能分析與模塊劃分73.2.1 BCD-

9、七段譯碼器的邏輯功能表73.2.2 BCD-七段譯器器的VHDL語言83.2.3 BCD-七段譯碼器的源程序93.2.4 BCD-七段譯碼器的仿真圖93.2.5 頂層電路圖11結(jié) 論12致 謝13參考文獻14附錄A1.115附錄A1.216引 言20世紀90年代，國際上電子和計算機技術(shù)較先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，從而使得硬件的設(shè)計可

10、以如同軟件設(shè)計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進了EDA技術(shù)的迅速發(fā)展。 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地

11、提高了電路設(shè)計的效率和可靠性，減輕了設(shè)計者的勞動強度。第1章 可編程邏輯器件和DEA設(shè)計技術(shù)1.1 可編程邏輯器件可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。 PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進行變更、改變，而一般數(shù)

12、字芯片在出廠前就已經(jīng)決定其內(nèi)部電路，無法在出廠后再次改變，事實上一般的模擬芯片、混訊芯片也都一樣，都是在出廠后就無法再對其內(nèi)部電路進行調(diào)修。1.2 EDA設(shè)計技術(shù)EDA（Electronic Design Automation）即電子設(shè)計自動化，它的定義是指利用計算機來完成電子系統(tǒng)的設(shè)計。EDA技術(shù)就是以計算機硬件和系統(tǒng)軟件為操作平臺，借鑒前人的電路和系統(tǒng)、數(shù)據(jù)庫管理、圖形學(xué)、圖論和拓撲邏輯、編譯原理、計算數(shù)學(xué)、人工智能和微電子學(xué)集成電路設(shè)計等領(lǐng)域中的最新科技成果而研制開發(fā)的商品化DEA通用支撐軟件和應(yīng)用軟件包，目的是幫助設(shè)計人員在計算機上完成數(shù)字系統(tǒng)的邏輯綜合、布局布線、設(shè)計仿真和印制電路板

13、設(shè)計等工作。 EDA設(shè)計技術(shù)的發(fā)展史回顧近30年電子設(shè)計技術(shù)的發(fā)展歷程，可將EDA技術(shù)分為三個階段。七十年代為CAD階段，這一階段人們開始用計算機輔助進行IC版圖編輯和PCB布局布 線，取代了手工操作，產(chǎn)生了計算機輔助設(shè)計的概念。八十年代為CAE階段，與CAD相比，除了純粹的圖形繪制功能外，又增加了電路功能設(shè) 計和結(jié)構(gòu)設(shè)計，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，以實現(xiàn)工程設(shè)計，這就是計算機輔助 工程的概念。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分 析。九十年代為ESDA階段。盡管CAD/CAE技術(shù)取得了巨大的成功，但并沒有把人從繁重的 設(shè)計工作中徹底解放出

14、來。在整個設(shè)計過程中，自動化和智能化程度還不高，各種EDA軟件界面千 差萬別，學(xué)習(xí)使用困難，并且互不兼容，直接影響到設(shè)計環(huán)節(jié)間的銜接。基于以上不足，人們開始 追求貫徹整個設(shè)計過程的自動化，這就是ESDA即電子系統(tǒng)設(shè)計自動化。 EDA設(shè)計技術(shù)的基本特征 ESDA代表了當今電子設(shè)計技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計人員按照"自頂向下"的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成 電路（ASIC）實現(xiàn)，然后采用硬件描述語言（HDL）完成系統(tǒng)行為級設(shè)計，最后通過綜合器和適配器生成最終的目標器件。這樣的設(shè)計方法被稱為高層次的電子設(shè)計方法，具體

15、流程還將在4.2節(jié)中做深入介紹。下面介紹與ESDA基本特征有關(guān)的幾個概念。 EDA設(shè)計技術(shù)的基本方法 EDA技術(shù)的每一次進步,都引起了設(shè)計層次上的一個飛躍。 - 物理級設(shè)計主要指IC版圖設(shè)計，一般由半導(dǎo)體廠家完成，對電子工程師并沒有太大的 意義，因此本文重點介紹電路級設(shè)計和系統(tǒng)級設(shè)計。(1). 電路級設(shè)計 -電子工程師接受系統(tǒng)設(shè)計任務(wù)后，首先確定設(shè)計方案，同時要選擇能實現(xiàn)該方案的合適 元器件，然后根據(jù)具體的元器件設(shè)計電路原理圖。(2). 系統(tǒng)級設(shè)計 - 進入90年代以來，電子信息類產(chǎn)品的開發(fā)出現(xiàn)了兩個明顯的特點：一是產(chǎn)品的復(fù)雜程 度加深，二是產(chǎn)品的上市時限緊迫。(3). 高層次設(shè)計步驟如下：

16、第一步：按照"自頂向下"的設(shè)計方法進行系統(tǒng)劃分。第二步：輸入VHDL代碼，這是高層次設(shè)計中最為普遍的輸入方式。此外，還可以采用圖形輸入 方式（框圖，狀態(tài)圖等），這種輸入方式具有直觀、容易理解的優(yōu)點。第三步： 將以上的設(shè)計輸入編譯成標準的VHDL文件。第四步：利用綜合器對VHDL源代碼進行綜合優(yōu)化處理，生成門級描述的網(wǎng)表文件,這是將高層次 描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。第五步：利用適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，包括底 層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。適配完成后，產(chǎn)生多項設(shè)計結(jié)果：適配報告，包 括芯片內(nèi)部資源利用情況，設(shè)計的布爾方程描

17、述情況等；適配后的仿真模型；器件編程文件。 根據(jù)適配后的仿真模型，可以進行適配后的時序仿真，因為已經(jīng)得到器件的實際硬件特性（如時延 特性），所以仿真結(jié)果能比較精確地預(yù)期未來芯片的實際性能。第六步： 將適配器產(chǎn)生的器件編程文件通過編程器或下載電纜載入到目標芯片F(xiàn)PGA或CPLD中。 如果是大批量產(chǎn)品開發(fā)，通過更換相應(yīng)的廠家綜合庫，可以很容易轉(zhuǎn)由ASIC形式實現(xiàn)。 第二章 VHDL設(shè)計方法2.1 VHDL概述 VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底

18、，VHDL被 IEEE 和美國國防部確認為標準硬件描述語言。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。2.2 VHDL程序的結(jié)構(gòu) 一般來說，一個完

19、整的VHDL程序包括5個部分，分別是庫、程序包、實體、結(jié)構(gòu)體和配置，它們之間的結(jié)構(gòu)關(guān)系如圖2-1所示。 圖2-1 VHDL程序的結(jié)構(gòu)組成2.3 VHDL的特點 VHDL 語言能夠成為標準化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。歸納起來 ,VHDL 語言主要具有以下優(yōu)點： (1) VHDL 語言功能強大 , 設(shè)計方式多樣 VHDL 語言具有強大的語言結(jié)構(gòu), 只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。同時, 它還具有多層次的電路設(shè)計描述功能。此外 ,VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設(shè)計實現(xiàn), 這是其他硬件描

20、述語言所不能比擬的。VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法; 既支持模塊化設(shè)計方法, 也支持層次化設(shè)計方法。 (2) VHDL 語言具有強大的硬件描述能力 VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準確地建立硬件電路的模型。VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言既支持標準定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描

21、述帶來較大的自由度。 (3) VHDL 語言具有很強的移植能力 VHDL 語言很強的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 (4) VHDL 語言的設(shè)計描述與器件無關(guān) 采用 VHDL 語言描述硬件電路時, 設(shè)計人員并不需要首先考慮選擇進行設(shè)計的器件。這樣做的好處是可以使設(shè)計人員集中精力進行電路設(shè)計的優(yōu)化, 而不需要考慮其他的問題。當硬件電路的設(shè)計描述完成以后 ,VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。 (5) VHDL 語言程序易于共享和

22、復(fù)用 VHDL 語言采用基于庫 ( library) 的設(shè)計方法。在設(shè)計過程中 , 設(shè)計人員可以建立各種可再次利用的模塊 , 一個大規(guī)模的硬件電路的設(shè)計不可能從門級電路開始一步步地進行設(shè)計 , 而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計或者使用以前設(shè)計中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進行復(fù)用。 由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標準硬件描述語言 , 因此它可以使設(shè)計成果在設(shè)計人員之間方便地進行交流和共享, 從而減小硬件電路設(shè)計的工作量, 縮短開發(fā)周期。2.4 VHDL程序的元素VHDL程序中經(jīng)常使用常量、信號和變量，它們都是用來保持一個數(shù)據(jù)的客

23、體單元，一般稱作數(shù)據(jù)對象。每一個數(shù)據(jù)對象都有一個類型用來確定對象所保持的那一類數(shù)據(jù)。VHDL是一種非常嚴格的類型化語言，規(guī)定每個對象和表達式都要有唯一的確定類型。VHDL和其他高級語言一樣，具有多種豐富的數(shù)據(jù)類型，同時設(shè)計人員還可以自己定義數(shù)據(jù)類型，從而給設(shè)計帶來了很大的方便和自由。另外，VHDL中具有豐富的運算操作符，它們給設(shè)計的具體描述帶來了極大的靈活性。2.5 VHDL程序的描述語句 VHDL中的描述語句按照執(zhí)行順序的不同，可以分為兩種：并行描述語句和順序描述語句。其中，并行描述語句是指語句的執(zhí)行順序與書寫順序無關(guān)，所有語句是并行執(zhí)行的；順序描述語句是指語句的順序是按照語句的書寫順序依次

24、執(zhí)行的。通常，并行描述語句用于表示算法模塊間的連接關(guān)系，而順序描述語句則用于實現(xiàn)模塊的算法部分。 第3章 BCD-七段譯碼器3.1 MAX+PLUSII軟件介紹Max+plus是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Max+plus界面友好，使用便捷，被譽為業(yè)界最易用易學(xué)的EDA軟件。在Max+plus上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，是設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程。3.2 BCD-七段譯碼器的功能分析與模塊劃分LED數(shù)碼管顯示電路是工程項目

25、中使用較廣的一種輸出顯示器件。常見的數(shù)碼管有共陰和共陽2種。共陰數(shù)碼管是將8個發(fā)光二極管的陰極連接在一起為公共端，而共陽數(shù)碼管是將8個發(fā)光二極管的陽極連接在一起作為公共端。公共端常被稱作位碼，而將其他的8位稱做段碼，這8位分別是a，b, c, d, e, f, g及h，它們對應(yīng)數(shù)碼管的七個段位和一個小數(shù)點兒。a，b, c, d, e, f及g這七段是用控制字符型顯示的，因此，常常也將LED數(shù)碼管稱為7段數(shù)碼管。3.2.1 BCD-七段譯碼器的邏輯功能表 BCD-七段譯碼器的邏輯功能表如表3.1。輸入輸出代表數(shù)字A3A2A1A0Q6Q5Q4Q3Q2Q1Q000000111111000010000

26、1101001010110112001110011113010011001104010111011015011011111016011100001117100011111118100111011119 表3.1 BCD-七段譯碼器的邏輯功能表引腳分配見表3.2.A3A2A1A0ENQ0Q1Q2Q3Q4Q5Q64腳5腳6腳8腳40腳46腳48腳49腳50腳51腳52腳54腳 表3.2 BCD-七段譯碼器的引腳分配3.2.2 BCD-七段譯器器的VHDL語言 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.A

27、LL;ENTITY DECORD7 IS PORT( A: IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q: OUT STD_LOGIC_VECTOR(6 DOWNTO 0); EN: OUT STD_LOGIC); END DECORD7; ARCHITECTURE BEHAVE OF DECORD7 IS BEGIN PROCESS(A) BEGIN CASE A(3 DOWNTO 0) IS WHEN"0000"=>Q<="0111111" WHEN"0001"=>Q<="

28、0000110" WHEN"0010"=>Q<="1011011" WHEN"0011"=>Q<="1001111" WHEN"0100"=>Q<="1100110" WHEN"0101"=>Q<="1101101" WHEN"0110"=>Q<="1111101" WHEN"0111"=>Q<=

29、"0000111" WHEN"1000"=>Q<="1111111" WHEN"1001"=>Q<="1101111" WHEN OTHERS=>Q<="0000000" END CASE;END PROCESS; EN<='0'END BEHAVE; 3.2.3 BCD-七段譯碼器的源程序BCD-七段譯碼器的源程序圖，如圖3.1。 圖3.1 BCD-七段譯碼器的源程序圖3.2.4 BCD-七段譯碼器的仿真圖程序編譯通

30、過圖，如圖3.2。 圖3.2 BCD-七段譯碼器程序編譯通過圖BCD-七段譯碼器仿真波形如圖3.3。 圖3.3 BCD-七段譯碼器仿真波形圖BCD-七段譯碼器試驗箱仿真程序下載成功，通過試驗箱可以實現(xiàn)此程序的功能，按4個輸入按鍵可以顯示0，1，2，3，4，5，6，7，8，9。程序下載如圖3.4。 圖3.4 BCD-七段譯碼器程序下載成功圖3.2.5 頂層電路圖頂層電路圖如圖3.5。 圖3.5 BCD-七段譯碼器頂層電路圖結(jié) 論在#的講解下，為期一學(xué)期的EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計的學(xué)習(xí)結(jié)束了，我們迎來了這兩周的EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計課程設(shè)計。通過兩周緊張而忙碌的課程設(shè)計，我最終完成了BCD-七段

31、譯碼器的設(shè)計，從中學(xué)到很多書本上沒有的知識。開始接到此項設(shè)計任務(wù)時，我有些迷茫，深感自己EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計知識的不足。于是，我開始到處去搜集有EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計課設(shè)BCD-七段譯碼器的資料。在圖書館，有關(guān)的書我翻了個遍，找到了一些相關(guān)資料，到網(wǎng)絡(luò)上也有所收獲，這時我的迷霧開始消散，對BCD-七段譯碼器的設(shè)計有了一個整體的構(gòu)思。在課本上我也找到了部分資料，兩天下來，最終確定了設(shè)計方案。在編好BCD-七段譯碼器程序之后，開始進行各個部分的了解與學(xué)習(xí)，利用MAX+PLUSII軟件, 利用VHDL語言編程，通過MAX+PLUSII軟件的編譯、鏈接等，觀測仿真波形、頂層電路，又將程序下載到試

32、驗箱中，通過試驗箱來實現(xiàn)09數(shù)字的顯示。在自己的探索和同學(xué)的幫助之下，經(jīng)過各方面的加工之后，BCD-七段譯碼器的設(shè)計終于完成了，使我感慨頗多。這次設(shè)計使我成長了許多，我明白了BCD-七段譯碼器的設(shè)計過程，對一些電路有了更深的了解，對MAX+PLUSII軟件和VHDL語言有了更好的掌握。懂得了如何利用自己學(xué)過的知識，如何把學(xué)過的知識融會貫通，靈活運用，EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計知識大大增加。我明白了只有通過這樣的課程設(shè)計及實踐，讓同學(xué)們自己去查找資料，才能更有效的使同學(xué)們增進知識，它與理論學(xué)習(xí)是相輔相成，密不可分，缺一不可的。致 謝在兩周的課程設(shè)計中，EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計指導(dǎo)教師#老師和#老師

33、給予了我們大力的支持與幫助。#老師和#老師給我們耐心的講解設(shè)計任務(wù)及方案，還給我們具體分析問題和解決問題。由于個人的能力有限，在設(shè)計過程中遇到了不少問題，在#老師和包老師的細心指導(dǎo)下順利的解決了遇到的難題。老師打?qū)嶒炇夜┪覀冋n程設(shè)計專用，可謂雪中送炭。此外，在設(shè)計過程中，我還得到了一些同學(xué)的大力支持和幫助，幫我解決了很多難題，在此對他們表示衷心的感謝。 參考文獻1 尹常永. EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計. 西安電子科技大學(xué)出版社，2004，82 徐志軍，王金明，尹廷輝，蘇勇.EDA技術(shù)與PLD設(shè)2006，23 孫鵬，陳景. 數(shù)字電子技術(shù)基礎(chǔ)與設(shè)計. 大連：大連理工大學(xué)出版社，2004.4. 4 姜雪松，張海風(fēng). 可編程邏輯器件和EDA設(shè)計技術(shù).機械工業(yè)出版社，2006，15 聶小燕，魯才.數(shù)字電路DEA設(shè)計與應(yīng)用. 人民郵電出版社，2010.46 東方人華，王建坤. MAX+PLUS II入門與提高. 北京：清華大學(xué)出版社，