數字電子鐘計時系統_第1頁
數字電子鐘計時系統_第2頁
數字電子鐘計時系統_第3頁
數字電子鐘計時系統_第4頁
數字電子鐘計時系統_第5頁
已閱讀5頁,還剩3頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、山東建筑大學信電學院課程設計說明書目錄摘要2 正文一、設計要求及技術指標3二、 總體設計方案 3三、各單元電路設計41、秒鐘/分鐘計時電路設計4 2、24/12進制遞增計數器的設計 6 3、555定時器的設計74、時間校對電路 7四、電路總體安裝與調試8五、器件選擇8 總結與致謝9 參考文獻10山東建筑大學信電學院課程設計說明書摘要 數字鐘是一種用數字電路技術實現時、分、秒計時的裝置,與機械式時鐘相比具有更高的準確性和直觀性,且具有更更長的使用壽命,因此得到了廣泛的使用。本次課程設計要求設計一個數字鐘,基本要求為數字鐘的時間周期為24/12小時,數字鐘顯示時、分、秒,數字鐘的時間基準一秒對應現

2、實生活中的時鐘的一秒。具有小時和分鐘校對功能,利用555定時器產生標準秒脈沖,利用74160實現計數功能,秒、分、時的顯示采用兩個帶譯碼功能的七段數碼管。山東建筑大學信電學院課程設計說明書正文 數字電子鐘計時系統一、設計要求及技術指標1、數字鐘以24/12小時為一個技數周期。2、準確計時,具有“時”(0023)、“分”(0059)、“秒”(0059)數字顯示。3、數字鐘具有小時校對和分鐘的功能。4、本設計要求用555定時器構成多諧振蕩器產生標準秒脈沖,作為數字鐘的時間基準。 5、秒、分、時的計數可采用74160集成電路來實現。6、秒、分、時的顯示分別用兩個數碼管,分別顯示各自的個位和十位,該數

3、碼管可采取帶譯碼功能的七段數碼管。二、總體設計方案1、數字鐘原理框圖 如圖所示,電路一般包括以下幾個部分:振蕩器、分頻器、譯碼顯示電路、時分秒計數器、校時校分電路。對于各個部分而言數字鐘計時的標準信號應該是頻率相當穩(wěn)定的1HZ秒脈沖,所以要設置標準時間源。數字鐘計時周期是24/12,因此必須設置24/12計數器,秒、分、時由七段數碼管顯示。為使數字鐘走時與標準時間一致,校時電路是必不可少的。設計中采用開控制校時直接用秒脈沖先后對“時”“分“秒”計數器進行校時操作。2、各獨立功能部件的設計(1)振蕩器 振蕩器是計時器的核心,其作用是產生一個標準頻率的脈沖信號。振蕩山東建筑大學信電學院課程設計說明

4、書頻率的精度和穩(wěn)定度決定了數字鐘的質量??梢圆捎眉呻娐?55定時器與RC組成的多諧振蕩器。輸出的脈沖頻率為f=1.43/(R1+2R2)C =1HZ,周期T=1/f=1s。(2)計時器 計時器獲得秒脈沖信號后,可根據60秒為一分,60分為一小時,24/12時為一個計數周期的計數規(guī)則,分別確定秒,分,時的計數器。由于秒和分的顯示都為60進制,因此他們可有兩級十進制計數器組成,其中秒和分的個位為十進數器,十位為六進制計數器,可利用兩片74160集成電路來實現。74160和74161一樣,具有相同的邏輯符號,引腳圖和功能表,各引腳圖的功能和用法也相同。所不同的僅在于74160是十進制,而74161

5、是十六進制。用6片74160構成秒計時器、分計時器、時計時器。芯片1、2構成秒計時器,74160為10進制,因為秒的十位為六進制,所以要改變進制就要進行改造,芯片2的QD Qc QB QA當輸出為0110時,與非門輸出為0,清零端使芯片清零。芯片3、4構成分計時器,原理和秒計時器一樣。芯片5、6構成時計時器,由于時為24進制,所以,當芯片5的QB為1并且芯片6的Qc為1時此時應讓芯片強制清零。所以連接一個與非門,在這個條件成立時,與非門的輸出將使芯片強制清零(3)時間校對電路 時間校對電路由一個開關組成,開關的引腳一個節(jié)上一級的進位信號,一個接555定時器的輸出端。當需要校對時間的時候,我們可

6、以把開關接至555定時器的輸出端,平常時開關打至上一級的進位信號端。三、各單元電路設計1、秒鐘/分鐘計時電路的設計利用集成電路遞增計數十進制器(74160)和帶譯碼器的七段顯示器數碼管組成的數字鐘電路。計數器74160的功能真值表如下所示。CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO-|-|-|-|-|-|-0 | X | X | X | X | X X X X | 0 0 0 0 01 | 0 | 0 | 0 | POS | X X X X | A B C D *11 | 1 | 1 | 1 | POS | X X X X

7、| Count *11 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *11 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1- *1 - RCO goes HIGH at count 9 to 0.根據計數器74160的功能真值表,利用兩片74160組成的同步六十進制遞增計數器如圖所示,其中個位計數器(C1)接成十進制形式。十位計數器(C2)選擇Qc與QB 4山東建筑大學信電學院課程設計說明書做反饋端,經與非門(NEND)輸出控制清零端(CLR),接成六進制計數形式。個位與十位計數器之間采用同步級連復位方式

8、,將個位計數器的進位輸出控制端(RCO)接至十位計數器的計數容許端(ENT),完成個位對十位計數器的進位控制。將個位計數器的RCO端和十位計數器的QC、QA端經過與門AND1和AND2由CO端輸出,作為六十進制的進位輸出脈沖信號。當計數器計數狀態(tài)為59時,CO端輸出高電平,步級連方式下,容許高電位計數器計數。電路創(chuàng)建完成后,進行仿真實驗時,利用信號源1Hz方波信號作為計數器的時鐘脈沖源。圖1 秒鐘/分鐘計時電路圖得電路簡化,將上圖的電路可創(chuàng)建為子電路表示,如圖2所示。因為秒脈沖與分鐘計數均由六十進制遞增計數器來完成,為在構成數字鐘系統時使圖2 秒鐘/分鐘計時子電路山東建筑大學信電學院課程設計說

9、明書2、24/12進制遞增計數器的設計由兩片74160組成的能實現十二進制和二十四進制的同步遞增加數器,如圖3所示。圖中個位與十位計數器均接成十進制計數形式,采用同步級聯復位方式。選擇十進制的輸出端和個位計數器的輸出端通過與非門控制兩片計數器的清零端,當計數器的輸出端狀態(tài)為00100100,立即譯碼反饋清零,實現二十四進制遞增計數;若選擇十位計數器的輸出端與個位計數器的輸出端經與非門控制兩片計數器的清零端,當計數器的狀態(tài)為00010010時,立即反饋清零,實現十二進制遞增計數。敲擊Q鍵可實現十二進制與二十四進制遞增計數器的轉換。該計數器用作數字的時計數器。同樣為簡化數字電子電路可將圖13-5的

10、時計數器電子電路用子電路表示如圖4所示。圖3 24/12進制計時電路圖4 24/12進制計時電路山東建筑大學信電學院課程設計說明書3、555定時器的設計試驗的脈沖信號用555定時器構成多諧振蕩器產生標準秒脈沖,作為數字鐘的時間基準。經計算可用兩個47K的電阻和兩個10F的電容構成多諧振蕩器。計算過程: f=1.43/(R1+2R2)C =1HZq=R1/(R1+R2)=50% R1=R2所以 R1=R2=47 K,C=10F.電路圖如圖5。圖5 555定時器構成的多諧振蕩器4、時間校對電路時間校對電路由兩個單刀雙擲開關組成,在分計時器上一個開關的引腳一個接上一級的進位信號,一個接555定時器的

11、輸出端。時計時器的開關也如此。當需要校對時間的時候,我們可以把開關接至555定時器的輸出端,一端接通進行校時,平常時開關打至另一端。山東建筑大學信電學院課程設計說明書四、電路總體安裝與調試將以上各單元電路組合,該電路即為利用六十進制和24/12進制遞增計數器子電路構成的數字電子系統。在數字電子鐘電路中,由兩個六十進制同步遞增計數器分別構成秒鐘計時器和分計時器,級連后完成秒、分計時,由24/12進制同步遞增計數器實現小時計數。秒、分、時計數器 之間采用同步級連方式。開關Space可實現十二進制與二十四進制遞增計數器的轉換。敲擊H和M鍵,可控制開關H和M實現時計數器和分計數器的校時。電路圖見附頁。

12、用示波器檢測集成電路555定時器與RC組成的多諧振蕩器的輸出信號波形和頻率,555振蕩器輸出頻率應為1HZ。將頻率為1Hz即1秒信號分別送入“時”、“分”、“秒”計數器,用顯示器檢查計數器的工作情況,看計數器是否按設計的進制計數。敲擊H和M鍵,觀察校時電路的功能是否滿足校時要求。五、器件選擇 數碼管顯示器:四段數碼管 6個十進制計數器:芯片74160 6 個多輸入與非門 4個 ,555定時器 1個,與門 2個47K 電阻 2個, 電容10F2個單刀雙擲開關 3個 導線若干等。山東建筑大學信電學院課程設計說明書總結與致謝一、 設計體會在此次的數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各

13、芯片的工作原理和其具體的使用方法.鞏固了數字電子技術的知識,并在實踐中得到體驗,使我的思考動手能力得到提高。在連接十進制,六十進制的進位及二十四/十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了.在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實際的電路連接中往往容易遺漏。還有仿真圖和電路連接圖還是有一定區(qū)別的.在設計電路的連接圖中出錯的主要原因都是接線和芯片的接觸不良以及接線的錯誤所引起的.二 、致謝該課程設計離不開老師的指導和同學們的幫助,是他們幫助分析其中的細節(jié)問題才使得設計順利的完成,在此對老師和同學們的幫助表示感謝!山東建筑大學信電學院課程設計說明書參考文獻1康光

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論