簡(jiǎn)易計(jì)時(shí)器課程設(shè)計(jì)

1、設(shè)計(jì)題目： 簡(jiǎn)易計(jì)時(shí)器設(shè)計(jì)目的：采用元器件有89c52單片機(jī)、74hc573功能芯片、以及數(shù)碼顯示器，運(yùn)用晶體振蕩器電路和復(fù)位電路,設(shè)計(jì)一個(gè)簡(jiǎn)易的計(jì)時(shí)器設(shè)計(jì)目標(biāo)：晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號(hào),可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定.不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路任務(wù)下達(dá)時(shí)間： 2010年3月1日任務(wù)完成時(shí)間：2010年3月10日指導(dǎo)教師評(píng)語(yǔ)： 年 月 日設(shè)計(jì)成績(jī)：摘要：此計(jì)時(shí)器為一學(xué)生實(shí)踐小制作，功能設(shè)計(jì)相對(duì)簡(jiǎn)單，主要基于單片機(jī)控制實(shí)現(xiàn)。本設(shè)計(jì)主要采用元器件有89c52單片機(jī)、74hc573功能芯片、以及數(shù)碼顯示器，軟件用到keil

2、.c編程軟件。此設(shè)計(jì)中運(yùn)用了兩個(gè)基本小電路晶體振蕩器電路和復(fù)位電路。晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號(hào),可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定.不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路. 復(fù)位電路實(shí)現(xiàn)計(jì)時(shí)器的復(fù)位功能。89c52單片機(jī)、74hc573功能芯片、和數(shù)碼顯示器之間通過(guò)個(gè)引腳的功能聯(lián)系，在電路板上實(shí)現(xiàn)計(jì)時(shí)器的計(jì)時(shí)功能。關(guān)鍵詞：89c52單片機(jī) ；74hc573功能芯片 ；晶體振蕩器電路引言：數(shù)字鐘已成為人們?nèi)粘Ｉ钪斜夭豢缮俚谋匦杵罚瑥V泛用于個(gè)人家庭以及辦公室等公共場(chǎng)所，給人們的生活、學(xué)習(xí)、工作、娛樂(lè)帶來(lái)極大的方便。由于數(shù)字集成電路技術(shù)的

3、發(fā)展和采用了先進(jìn)的石英技術(shù)，使數(shù)字鐘具有走時(shí)準(zhǔn)確、性能穩(wěn)定、攜帶方便等優(yōu)點(diǎn)，它還用于計(jì)時(shí)、自動(dòng)報(bào)時(shí)及自動(dòng)控制等各個(gè)領(lǐng)域。1. 方案論證1.1 SL74HC573SL74HC573 跟LS/AL573 的管腳一樣。器件的輸入是和標(biāo)準(zhǔn)CMOS 輸出兼容的；加上拉電阻，他們能和LS/ALSTTL 輸出兼容。當(dāng)鎖存使能端為高時(shí)，這些器件的鎖存對(duì)于數(shù)據(jù)是透明的（也就是說(shuō)輸出同步）。當(dāng)鎖存使能變低時(shí)，符合建立時(shí)間和保持時(shí)間的數(shù)據(jù)會(huì)被鎖存。輸出能直接接到CMOS，NMOS 和TTL 接口上；操作電壓范圍：2.0V6.0V；低輸入電流：1.0uA74HC573功能表：功能表 輸入輸出輸入使能鎖存使能DQLHH

4、HLHLLLLX不變HXXZ1.2 STC89C52單片機(jī)部分引腳功能： P3.0:RXD串行輸入口 P3.1:TXD串行輸出口   P3.2:INTO外部中斷0輸入 P3.3:INT1外部中斷1輸入 P3.4:T0定時(shí)器0外輸入 p3.5:T1定時(shí)器1外輸入 P3.6:WR外部寫輸入 P3.7:Rd外部讀輸入如圖1.1所示圖1.1 STC89C52單片機(jī) 2. 硬件詳細(xì)設(shè)計(jì)2.1簡(jiǎn)易計(jì)時(shí)器的原理圖如圖2.1所示.圖2.1 簡(jiǎn)易計(jì)時(shí)器的原理圖圖2.2 計(jì)時(shí)器總原理圖2.2 復(fù)位控制電路當(dāng)通電瞬間 穩(wěn)壓電源給電容充電 此時(shí)，在電容和電阻之間將有一個(gè)高電平也就是給單片機(jī)一個(gè)高電平使其復(fù)位

5、。 隨著電容充電結(jié)束 將使電容與電阻之間將呈現(xiàn)低電平 單片機(jī)復(fù)位結(jié)束。計(jì)算你自己復(fù)位電路的時(shí)間，要是簡(jiǎn)單的阻容上電復(fù)位,就是RC電路的充電時(shí)間常數(shù)t=RC.如圖2.3所示如圖2.3 2.3 晶體振蕩器電路晶體振蕩器是構(gòu)成數(shù)字式時(shí)鐘的核心,它保證了時(shí)鐘的走時(shí)準(zhǔn)確及穩(wěn)定. 圖3.3所示電路通過(guò)CMOS非門構(gòu)成的輸出為方波的數(shù)字式晶體振蕩電路,這個(gè)電路中,CMOS非門U1與晶體,電容和電阻構(gòu)成晶體振蕩器電路,U2實(shí)現(xiàn)整形功能,將振蕩器輸出的近似于正弦波的波形轉(zhuǎn)換為較理想的方波.輸出反饋電 阻R1為非門提供偏置,使電路工作于放大區(qū)域,即非門的功能近似于一個(gè)高增益的反相放大器.電容C1,C2與晶體構(gòu)成一

6、個(gè)諧振型網(wǎng)絡(luò),完成對(duì)振蕩頻率的控制功能,同時(shí)提供了一個(gè)180度相移,從而和非門構(gòu)成一個(gè)正反饋網(wǎng)絡(luò),實(shí)現(xiàn)了振蕩器的功能.由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性,從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。如圖2.4所示圖2.43. 軟件設(shè)計(jì)3.1 其總的工作原理首先通過(guò)晶體振蕩電路將近似于正弦波的波形轉(zhuǎn)換為較理想的方波，然后基于單片機(jī)對(duì)信號(hào)波進(jìn)行數(shù)字邏輯信號(hào)的分析處理，運(yùn)用C語(yǔ)言進(jìn)行編程，控制單片機(jī)個(gè)引腳的高低電平的變化，最終實(shí)現(xiàn)計(jì)時(shí)器的計(jì)時(shí)顯示變化。3.2 設(shè)計(jì)流程圖如圖3.1所示圖3.14源程序4.1運(yùn)用匯編語(yǔ)言實(shí)現(xiàn)計(jì)時(shí)器計(jì)時(shí)功能的源程序ORG 0000H MOV 30H,#1 設(shè)置時(shí)鐘的起始時(shí)間，分配顯

7、示數(shù)據(jù)內(nèi)存 MOV 31H,#2 MOV 32H,#0 MOV 33H,#0 MOV 34H,#0 MOV 35H,#0 MOV TMOD,#01 啟動(dòng)計(jì)數(shù)器XS0: SETB TR0 使 TRO位置1 MOV TH0,#00H 計(jì)數(shù)器置零 MOV TL0,#00HXS: MOV 40H,#0FEH 掃描控制字初值 MOV DPTR,#TAB 取段碼表地址 MOV P2,40H 從P2口輸出 MOV A,30H 取顯示數(shù)據(jù)到A MOVC A,A+DPTR 查顯示數(shù)據(jù)對(duì)應(yīng)段碼 MOV P0,A 段碼放入P0中 LCALL YS1MS 顯示1MS MOV P0,#0FFH PO端口清零 MOV A

8、,40H 取掃描控制字放入A中 RL A A中數(shù)據(jù)循環(huán)左移 MOV 40H,A 放回40H地址段內(nèi) MOV P2,40H MOV A,31H ADD A,#10 進(jìn)位顯示 MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,32H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,33H ADD A,#10 MOVC A,A+DPTR MO

9、V P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,34H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,35H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A JB TF0,JIA 如果TF0為1時(shí)，則執(zhí)行JIA，否則順序執(zhí)行 JNB P1.0,P100 為0則 轉(zhuǎn)移到

10、P100 JNB P1.1,P1000 為0則 轉(zhuǎn)移到P1000 JNB P1.2,P10000 為0則 轉(zhuǎn)移到P10000 AJMP XS 跳轉(zhuǎn)到 XSP100: MOV 30H,#0 清零程序 MOV 31H,#0 MOV 32H,#0 MOV 33H,#0 MOV 34H,#0 MOV 35H,#0JIA: CLR TF0 TF0清零 MOV A,35H 秒單位數(shù)據(jù)到A CJNE A,#9,JIA1 與 9進(jìn)行比較，大于9就轉(zhuǎn)移到JIA1 MOV 35H,0 秒個(gè)位清零 MOV A,34H 秒十位數(shù)據(jù)到A CJNE A,#5,JIA10 與5進(jìn)行比較，大于5就轉(zhuǎn)移到JIA10 MOV 3

11、4H,#0 秒十位清零P10000: JNB P1.2,P10000 為0則 轉(zhuǎn)移到P10000 MOV A,33H 取分的個(gè)位到A CJNE A,#9,JIA100 與 9進(jìn)行比較，大于9就轉(zhuǎn)移到JIA100 MOV 33H,#0 分的個(gè)位清零 MOV A,32H 分十位數(shù)據(jù)到A CJNE A,#5,JIA1000 與5進(jìn)行比較，大于5就轉(zhuǎn)移到JIA1000 MOV 32H,#0 分的十位清零P1000: JNB P1.1,P1000 為0則 轉(zhuǎn)移到P1000 MOV A,31H 時(shí)個(gè)位數(shù)據(jù)到A CJNE A,#9,JIA10000 與 9進(jìn)行比較，大于9就轉(zhuǎn)移到JIA10000 MOV 3

12、1H,#0 時(shí)的個(gè)位清零 MOV A,30H 時(shí)十位數(shù)據(jù)到A CJNE A,#2,JIA100000 與2進(jìn)行比較，大于5就轉(zhuǎn)移到JIA100000 MOV 30H,#0 時(shí)的十位清零 AJMP XS0 轉(zhuǎn)移到 XSOJIA100000: INC 30H 加1 AJMP XS0 跳轉(zhuǎn)到 XS0JIA10000: CJNE A,#3,JIAJIA 與3進(jìn)行比較，大于則轉(zhuǎn)移到JIAJIA MOV A,30H 將時(shí)的十位放到 A CJNE A,#02,JIAJIA 與2進(jìn)行比較，大于則轉(zhuǎn)移到JIAJIA MOV 30H,#0 時(shí)段清零 MOV 31H,#0 AJMP XS0 跳轉(zhuǎn)到XSOJIAJIA

13、: INC 31H 加一 AJMP XS0 JIA1000:INC 32H AJMP XS0JIA100: INC 33H AJMP XS0 JIA10: INC 34H AJMP XS0JIA1: INC 35H AJMP XS0 RET 返回YS1MS: MOV R6,#9H 延時(shí)程序YL1: MOV R7,#19H DJNZ R7,$ DJNZ R6,YL1 RETTAB:DB 0C0H,0F9H,0A4H,0B0H,099H,092H,082H,0F8H,080H,090H 共陽(yáng)段碼表DB 040H,079H,024H,030H,019H,012H,002H,078H,000H,010

14、H END5. 結(jié)論通過(guò)晶體振蕩電路，然后對(duì)信號(hào)波進(jìn)行數(shù)字邏輯信號(hào)的分析處理，控制單片機(jī)個(gè)引腳的高低電平的變化，最終實(shí)現(xiàn)計(jì)時(shí)器的計(jì)時(shí)顯示變化。6. 設(shè)計(jì)總結(jié)在此次的數(shù)字鐘設(shè)計(jì)過(guò)程中,更進(jìn)一步地熟悉了芯片的結(jié)構(gòu)及掌握了各芯片的工作原理和其具體的使用方法. 在連接晶振的過(guò)程中,晶振無(wú)法起振.在排除線與芯片的接觸不良問(wèn)題后重新對(duì)照電路圖,發(fā)現(xiàn)是由于12腳未接地所至. 在連接六進(jìn)制的過(guò)程中,發(fā)現(xiàn)電路只能4,5的跳動(dòng),后經(jīng)發(fā)現(xiàn)是由于接到與非門的引腳接錯(cuò)一根所至,經(jīng)糾正后能正常顯示.在連接六進(jìn)制,十進(jìn)制,六十進(jìn)制的進(jìn)位及十二進(jìn)制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯(cuò)時(shí)便能準(zhǔn)確地找出錯(cuò)誤所在并及時(shí)糾正了. 在設(shè)計(jì)電路中,往往是先仿真后連接實(shí)物圖,但有時(shí)候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實(shí)際的電路連接中往往容易遺漏. 在設(shè)計(jì)電路的連接圖中出錯(cuò)的主要原因都是接線和芯片的接觸不良以及接線的錯(cuò)誤所引起的.參考文獻(xiàn)1 歷雅萍、易映萍.電子技