數(shù)字電子技術(shù)基礎(chǔ)全套完整版本VIP

1、-可編程邏輯器件可編程邏輯器件第八章 教學(xué)要求教學(xué)要求 了解PLD產(chǎn)品的種類(lèi)； 了解PLD器件的基本結(jié)構(gòu)、分類(lèi)、優(yōu)點(diǎn)及適用場(chǎng)合。 可編程邏輯器件（可編程邏輯器件（PLD）(Programmable Logic Device)輸入電路與門(mén)陣列或門(mén)陣列輸入輸出輸入項(xiàng)與項(xiàng)或項(xiàng)輸出電路1. PLD1. PLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)l可編程可編程“接通接通”單元：?jiǎn)卧核揽坑脩?hù)編程來(lái)實(shí)它依靠用戶(hù)編程來(lái)實(shí)現(xiàn)現(xiàn)“接通接通”連接。連接。2. 2.連接方式連接方式l可編程可編程“斷開(kāi)斷開(kāi)”單元：?jiǎn)卧壕幊虒?shí)現(xiàn)斷開(kāi)狀態(tài)。這編程實(shí)現(xiàn)斷開(kāi)狀態(tài)。這種單元又稱(chēng)為被編程擦種單元又稱(chēng)為被編程擦除單元。除單元。固固定定連連接接

2、:可可編編程程連連接接:不不連連接接:3.PLD3.PLD的畫(huà)法的畫(huà)法P=ABDP=0Y=P1+P3+P4互補(bǔ)輸出的緩沖器互補(bǔ)輸出的緩沖器三態(tài)輸出的緩沖器三態(tài)輸出的緩沖器4. PLD4. PLD分類(lèi)分類(lèi)分類(lèi)與陣列或陣列輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器可編程邏可編程邏輯陣列輯陣列可編程陣可編程陣列邏輯列邏輯通用陣列邏輯通用陣列邏輯用用PLA實(shí)現(xiàn)邏輯函數(shù)：實(shí)現(xiàn)邏輯函數(shù)： 用用ROM實(shí)現(xiàn)邏輯函數(shù)是基于該邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)是基于該邏輯函數(shù)的最最小項(xiàng)表達(dá)式小項(xiàng)表達(dá)式F=mi，而用，而用PLA實(shí)現(xiàn)邏輯函數(shù)是基于實(shí)現(xiàn)邏輯函數(shù)是基于該邏輯函數(shù)的該邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式最簡(jiǎn)與或表達(dá)式F= Pi，所以用，所以用PLA來(lái)實(shí)現(xiàn)邏輯函數(shù)比用來(lái)實(shí)現(xiàn)邏輯函數(shù)比用ROM實(shí)現(xiàn)邏輯函數(shù)更簡(jiǎn)單、實(shí)現(xiàn)邏輯函數(shù)更簡(jiǎn)單、靈活。靈活。例：例：下圖為用下圖為用ROM構(gòu)成的邏輯函數(shù)的與或陣列圖。構(gòu)成的邏輯函數(shù)的與或陣列圖。試設(shè)計(jì)出與其對(duì)應(yīng)的邏輯函數(shù)的試設(shè)計(jì)出與其對(duì)應(yīng)的邏輯函數(shù)的PLA與或陣列圖。與或陣列圖。解：解：根據(jù)題中給出的根據(jù)題中給出的ROM與或陣列圖，可列出其真與或陣列圖，可列出其真值表。值表。020012123023013101312320