高速ADC供電技術(shù)分析及設(shè)計(jì)方案

1、高速ADC供電技術(shù)分析及設(shè)計(jì)方案    摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte為使高速模數(shù)轉(zhuǎn)換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導(dǎo)致信噪比（

2、SNR）下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關(guān)ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。模擬電源和數(shù)字電源當(dāng)今的大部分高速模數(shù)轉(zhuǎn)換器至少都有兩個(gè)電源域：模擬電源（AVDD）和數(shù)字與輸出驅(qū)動器電源（DRVDD）。一些轉(zhuǎn)換器還有一個(gè)附加模擬電源，通常應(yīng)作為本文所討論的額外AVDD電源來處理。轉(zhuǎn)換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關(guān)噪聲（特別是輸出驅(qū)動器產(chǎn)生的噪聲）干擾器件模擬端的模擬采樣和處理。根據(jù)采樣信號的不同，此數(shù)字輸出開關(guān)噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時(shí)鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受

3、其影響而降低。對于大多數(shù)高速模數(shù)轉(zhuǎn)換器，建議將兩個(gè)獨(dú)立的電源分別用于AVDD和DRVDD。這兩個(gè)電源之間應(yīng)有充分的隔離，防止DRVDD電源的任何數(shù)字開關(guān)噪聲到達(dá)轉(zhuǎn)換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調(diào)節(jié)器，然而，如果在這兩個(gè)電源之間實(shí)現(xiàn)了充分的濾波，則采用一個(gè)調(diào)節(jié)器通常也能獲得足夠好的性能。ADC電源靈敏度PSRR確定高速ADC對電源噪聲的靈敏度的一個(gè)方法，是將一個(gè)已知頻率施加于轉(zhuǎn)換器的電源軌，并測量轉(zhuǎn)換器輸出頻譜中出現(xiàn)的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現(xiàn)的信號的相對功率即為轉(zhuǎn)換器在給定頻率下的電源抑制比（PSRR）。下圖顯示了典型高速ADC的PSR

4、R與頻率的關(guān)系。此圖中數(shù)據(jù)的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應(yīng)用中器件如何響應(yīng)電源噪聲。注意在這種情況下，轉(zhuǎn)換器的PSRR在低頻時(shí)相對高得多，當(dāng)頻率高于約10MHz時(shí)會顯著下降。利用此PSRR信息，設(shè)計(jì)人員可以確定為了防止噪聲損害轉(zhuǎn)換器的性能，電源所容許的紋波水平。例如，如果一個(gè)電源在500kHz時(shí)具有5mVp-p的紋波，則從下面的PSRR圖可知，轉(zhuǎn)換器在此頻率提供大約58dB的抑制。轉(zhuǎn)換器的滿量程為2Vp-p，因此原始5mV信號比輸入滿量程低52dB。此信號將進(jìn)一步衰減58dB，從而比轉(zhuǎn)換器的滿量程功率低110dB。這樣，設(shè)計(jì)人員就能使用轉(zhuǎn)換器的PSRR數(shù)據(jù)

5、來確定在給定頻率下轉(zhuǎn)換器電源的容許紋波。如果轉(zhuǎn)換器的電源在已知頻率具有紋波，例如來自上游開關(guān)轉(zhuǎn)換器，則可以利用該方法確定將此噪聲衰減至容許水平所需的額外濾波。上述分析假設(shè)給定電源上僅出現(xiàn)一個(gè)頻率。事實(shí)上，根據(jù)電源獲得方式的不同以及該電源供電對象的不同，電源上的噪聲可能具有額外頻率成分。如果是這種情況，設(shè)計(jì)人員必須確保為電源提供充分的濾波來衰減此噪聲。請注意，由于ADC輸入的寬帶特性，在其它奈奎斯特頻率區(qū)中，處在ADC輸入的目標(biāo)頻帶之外的噪聲可能會進(jìn)入目標(biāo)頻帶。關(guān)于線性調(diào)節(jié)器的討論傳統(tǒng)上使用線性調(diào)節(jié)器來為轉(zhuǎn)換器的AVDD和DRVDD軌提供干凈的電源。低壓差線性調(diào)節(jié)器能夠出色地抑制約1MHz以下的

6、低頻噪聲。典型LDO的控制環(huán)路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調(diào)節(jié)器。對于此頻率以上的噪聲，必須在LDO之后通過額外濾波對其進(jìn)行衰減，防止此噪聲到達(dá)ADC。通常，結(jié)合使用鐵氧體磁珠、大去耦電容和局部電源去耦，即足以衰減任何通過線性調(diào)節(jié)器的高頻噪聲。設(shè)計(jì)電源濾波器時(shí)必須注意，如果使用串聯(lián)感性元件，應(yīng)確保上電和掉電時(shí)的感應(yīng)電勢不會達(dá)到足以損壞轉(zhuǎn)換器的水平。圖1：典型ADC電源抑制比與頻率的關(guān)系此外，鑒于LDO的上游常常還會有一個(gè)開關(guān)轉(zhuǎn)換器，設(shè)計(jì)人員必須確保LDO和濾波器電路能夠充分抑制此開關(guān)轉(zhuǎn)換器的頻率?，F(xiàn)代開關(guān)轉(zhuǎn)換器的開關(guān)頻率越來越高，可能高于典型LDO的環(huán)路帶寬。來自這

7、些高頻開關(guān)轉(zhuǎn)換器的噪聲很容易通過LDO，必須利用下游濾波器對其進(jìn)行衰減。雖然線性調(diào)節(jié)器能夠很好地為ADC提供干凈的電源，但效率不高是其主要缺點(diǎn)。根據(jù)提供給線性調(diào)節(jié)器輸入端的電壓的不同，LDO的效率可能非常低。提供一個(gè)略高于LDO壓差的電壓雖然可以提高效率，但這經(jīng)常需要增加額外的電源級，導(dǎo)致電源設(shè)計(jì)的成本和復(fù)雜度隨之增加。為使高速模數(shù)轉(zhuǎn)換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導(dǎo)致信噪比（SNR）下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關(guān)ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。模擬電源和數(shù)字電源當(dāng)今的大部分高速模數(shù)轉(zhuǎn)換器至少都有兩個(gè)電源域：

8、模擬電源（AVDD）和數(shù)字與輸出驅(qū)動器電源（DRVDD）。一些轉(zhuǎn)換器還有一個(gè)附加模擬電源，通常應(yīng)作為本文所討論的額外AVDD電源來處理。轉(zhuǎn)換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關(guān)噪聲（特別是輸出驅(qū)動器產(chǎn)生的噪聲）干擾器件模擬端的模擬采樣和處理。根據(jù)采樣信號的不同，此數(shù)字輸出開關(guān)噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時(shí)鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受其影響而降低。對于大多數(shù)高速模數(shù)轉(zhuǎn)換器，建議將兩個(gè)獨(dú)立的電源分別用于AVDD和DRVDD。這兩個(gè)電源之間應(yīng)有充分的隔離，防止DRVDD電源的任何數(shù)字開關(guān)噪聲到達(dá)轉(zhuǎn)換器的AVDD電源。AVDD和D

9、RVDD電源常常采用各自的調(diào)節(jié)器，然而，如果在這兩個(gè)電源之間實(shí)現(xiàn)了充分的濾波，則采用一個(gè)調(diào)節(jié)器通常也能獲得足夠好的性能。ADC電源靈敏度PSRR確定高速ADC對電源噪聲的靈敏度的一個(gè)方法，是將一個(gè)已知頻率施加于轉(zhuǎn)換器的電源軌，并測量轉(zhuǎn)換器輸出頻譜中出現(xiàn)的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現(xiàn)的信號的相對功率即為轉(zhuǎn)換器在給定頻率下的電源抑制比（PSRR）。下圖顯示了典型高速ADC的PSRR與頻率的關(guān)系。此圖中數(shù)據(jù)的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應(yīng)用中器件如何響應(yīng)電源噪聲。注意在這種情況下，轉(zhuǎn)換器的PSRR在低頻時(shí)相對高得多，當(dāng)頻率高于約10M

10、Hz時(shí)會顯著下降。利用此PSRR信息，設(shè)計(jì)人員可以確定為了防止噪聲損害轉(zhuǎn)換器的性能，電源所容許的紋波水平。例如，如果一個(gè)電源在500kHz時(shí)具有5mVp-p的紋波，則從下面的PSRR圖可知，轉(zhuǎn)換器在此頻率提供大約58dB的抑制。轉(zhuǎn)換器的滿量程為2Vp-p，因此原始5mV信號比輸入滿量程低52dB。此信號將進(jìn)一步衰減58dB，從而比轉(zhuǎn)換器的滿量程功率低110dB。這樣，設(shè)計(jì)人員就能使用轉(zhuǎn)換器的PSRR數(shù)據(jù)來確定在給定頻率下轉(zhuǎn)換器電源的容許紋波。如果轉(zhuǎn)換器的電源在已知頻率具有紋波，例如來自上游開關(guān)轉(zhuǎn)換器，則可以利用該方法確定將此噪聲衰減至容許水平所需的額外濾波。上述分析假設(shè)給定電源上僅出現(xiàn)一個(gè)頻率

11、。事實(shí)上，根據(jù)電源獲得方式的不同以及該電源供電對象的不同，電源上的噪聲可能具有額外頻率成分。如果是這種情況，設(shè)計(jì)人員必須確保為電源提供充分的濾波來衰減此噪聲。請注意，由于ADC輸入的寬帶特性，在其它奈奎斯特頻率區(qū)中，處在ADC輸入的目標(biāo)頻帶之外的噪聲可能會進(jìn)入目標(biāo)頻帶。關(guān)于線性調(diào)節(jié)器的討論傳統(tǒng)上使用線性調(diào)節(jié)器來為轉(zhuǎn)換器的AVDD和DRVDD軌提供干凈的電源。低壓差線性調(diào)節(jié)器能夠出色地抑制約1MHz以下的低頻噪聲。典型LDO的控制環(huán)路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調(diào)節(jié)器。對于此頻率以上的噪聲，必須在LDO之后通過額外濾波對其進(jìn)行衰減，防止此噪聲到達(dá)ADC。通常，結(jié)合使用鐵氧體磁珠、大去耦電容和局部電源去耦，即足以衰減任何通過線性調(diào)節(jié)器的高頻噪聲。設(shè)計(jì)電源濾波器時(shí)必須注意，如果使用串聯(lián)感性元件，應(yīng)確保上電和掉電時(shí)的感應(yīng)電勢不會達(dá)到足以損壞轉(zhuǎn)換器的水平。圖1：典型ADC電源抑制比與頻率的關(guān)系此外，鑒于LDO的上游常常還會有一個(gè)開關(guān)轉(zhuǎn)換器，設(shè)計(jì)人員必須確保LDO和濾波器電路能夠充分抑制此開關(guān)轉(zhuǎn)換器的頻率?，F(xiàn)代開關(guān)轉(zhuǎn)換器的開關(guān)頻率越