第15章電工電子

1、 第第15章章 觸發(fā)器與時序邏輯電路觸發(fā)器與時序邏輯電路 15.1 集成觸發(fā)器集成觸發(fā)器 15.2寄存器寄存器 15.3 計數(shù)器計數(shù)器 15.4 555定時器定時器 本章小結本章小結 15.1 集成觸發(fā)器集成觸發(fā)器15.1.1 RS觸發(fā)器1、基本RS觸發(fā)器 圖15-1基本RS觸發(fā)器及邏輯符號基本RS觸發(fā)器輸出與輸入之間的關系: 2、同步RS觸發(fā)器 在基本RS觸發(fā)器的基礎上增加兩個控制門G3、G4和一個輸入控制端CP（或用C表示），如圖15-2（a）所示。 圖15-2 同步RS觸發(fā)器及其邏輯符號CP=0時控制門G3、G4被封鎖，基本RS觸發(fā)器保持原來狀態(tài)不變。只有當CP=1時，控制門被打開，電路

2、才會接收輸入信號，且當R=0、S=1時，觸發(fā)器置1；當R=1、S=0時，觸發(fā)器置0；當R=0、S=0時，觸發(fā)器保持原來狀態(tài).表15-2 同步RS觸發(fā)器的功能表 圖15-3同步RS觸發(fā)器波形圖15.1.2 JK觸發(fā)器 圖15-4主從JK觸發(fā)器及其邏輯符號工作原理：（1）接收輸入信號的過程。（2）輸出信號的過程。主從JK觸發(fā)器的邏輯功能：（1） J=0、K=0.（2） J=0、K=1.（3）J=1、K=0。 （4）J=1、K=1。 表15-3 主從JK觸發(fā)器的功能表JK觸發(fā)器的特怔方程: 圖15-5主從JK觸發(fā)器波形圖 15.1.3 D觸發(fā)器和T觸發(fā)器1. D觸發(fā)器 圖15-6 D觸發(fā)器邏輯符號

3、表15-4 D觸發(fā)器的功能表2. T觸發(fā)器 表15-5 T觸發(fā)器的功能表 圖15-7 T觸發(fā)器邏輯符號T觸發(fā)器的特怔方程: T觸發(fā)器的特怔方程:15.1.4 觸發(fā)器邏輯功能的轉換1. 將JK觸發(fā)器轉換為D觸發(fā)器 圖15-8 用JK觸發(fā)器實現(xiàn)D觸發(fā)器邏輯功能 2. 將JK觸發(fā)器轉換為T觸發(fā)器 圖15-9 用JK觸發(fā)器實現(xiàn)T觸發(fā)器邏輯功能 3. 將D觸發(fā)器轉換為T觸發(fā)器 圖15-10 用D觸發(fā)器實現(xiàn)T觸發(fā)器邏輯功能 15.2寄存器寄存器15.2.1數(shù)碼寄存器 圖15-11 四位數(shù)碼寄存器 15.2.2移位寄存器 圖15-12 4位右移移位寄存器 表15-6 4位右移移位寄存器的狀態(tài)表 圖15-13

4、 4位左移移位寄存器 圖15-14 74LS194的引腳排列圖 表15-7 74LS194的功能表 圖15-15 由74LS194構成的能自啟動的4位環(huán)行計數(shù)器 15.3 計數(shù)器計數(shù)器15.3.1二進制計數(shù)器1、異步二進制計數(shù)器 圖15-16所示為用3個下降沿觸發(fā)的JK觸發(fā)器構成的3位異步二進制加法計數(shù)器，計數(shù)器脈沖CP加至最低位觸發(fā)器F0的時鐘端，低位觸發(fā)器的Q端依次接到相鄰高位的時鐘端. 圖15-16 3位異步二進制加法計數(shù)器 表15-8 3位二進制加法計數(shù)器的狀態(tài)表 圖15-17 3位二進制加法計數(shù)器波形圖 圖15-18 用上升沿觸發(fā)的D觸發(fā)器構成的4位異步二進制加法計數(shù)器 圖15-19

5、 上升沿觸發(fā)的4位異步二進制加法計數(shù)器波形圖圖15-20 3位異步二進制減法計數(shù)器 圖15-21 3位異步二進制減法計數(shù)器波形圖 表15-9 3位二進制減法計數(shù)器的狀態(tài)表2、同步二進制計數(shù)器 圖15-22 3位同步二進制加法計數(shù)器15.3.2 十進制計數(shù)器1.同步十進制計數(shù)器 表15-10 十進制計數(shù)器編碼表 圖15-23同步十進制加法計數(shù)器圖15-24十進制加法計數(shù)器波形圖2.異步十進制計數(shù)器 圖15-25 異步十進制加法計數(shù)器 15.4 555定時器15.4.1 555定時器的結構和功能內部含有一個基本RS觸發(fā)器、兩個電壓比較器A1和A2、一個三極管T和一個由3個5K電阻組成的分壓器。比較

6、器A1的參考電壓為2/3 UCC，加在同相輸入端；A2的參考電壓為1/3 UCC，加在反相輸入端，兩者均由分壓器上取得 圖15-26 555定時器結構和引腳排列8.4.2 用555定時器組成的多諧振蕩器1.工作原理 圖15-27 用555定時器構成的多諧振蕩器及其波形圖 2.脈沖寬度與振蕩周期 第一個暫態(tài)的脈沖寬度第二個暫態(tài)的脈沖寬度 振蕩周期占空比 15.4.3 用555定時器組成的單穩(wěn)態(tài)觸發(fā)器1.工作原理單穩(wěn)態(tài)觸發(fā)器特點： (1) 電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。 (2) 在外來觸發(fā)脈沖作用下,電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)。 (3) 暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài)，經過一段時間后，電路會自動返回到穩(wěn)

7、態(tài)。 2.脈沖寬度 忽略放電管T的飽和壓降，uC從0充電上升到2/3 Ucc所需的時間 圖15-28 用555定時器構成的單穩(wěn)態(tài)觸發(fā)器及工作波形 本章小結本章小結 雙穩(wěn)態(tài)觸發(fā)器是數(shù)字電路極其重要的基本單元，它有兩個穩(wěn)定狀態(tài)，在外界信號作用下，可以從一個穩(wěn)態(tài)轉變?yōu)榱硪粋€穩(wěn)態(tài)；無外界信號作用時狀態(tài)保持不變。因此，雙穩(wěn)態(tài)觸發(fā)器可以作為二進制存儲單元使用2. 時序電路的特點是：任何時刻的輸出不僅和輸入有關，而且還決定于電路原來的狀態(tài)。為了記憶電路的狀態(tài)，時序電路必須包含有存儲電路。存儲電路通常以觸發(fā)器為基本單元電路構成。3. 寄存器是用來暫存數(shù)據的邏輯部件。根據存入或取出數(shù)據的方式不同，可分為數(shù)碼寄存器和移位寄存器。數(shù)碼寄存器在一個CP脈沖作用下，各位數(shù)碼可同時存入或取出。移位寄存器在一個CP脈沖作用下，只能存入或取出一位數(shù)碼，n位數(shù)碼必須用n個CP脈沖作用才能全部存入或取出。4. 計數(shù)器是用來累計脈沖數(shù)目的邏輯部件。按照不同的方式，有多種類型的計數(shù)器。n個觸發(fā)器可組成n位二進制計數(shù)器，可以計2（n）個脈沖。4個觸發(fā)器可以組成1位十進制計數(shù)器，n位十進制計數(shù)器由