七段數(shù)碼管譯碼器上機(jī)實(shí)驗(yàn)步驟參考

1、七段數(shù)碼管譯碼器上機(jī)實(shí)驗(yàn)步驟參考作業(yè)1：在ISP Design EXPERT System環(huán)境下，編寫設(shè)計(jì)七段數(shù)碼管譯碼器源文件，并下載到ispLSI1016中。輸入在A,B,C三個(gè)按鈕開關(guān)的控制下,經(jīng)ispGDS14,到譯碼器使輸出a1,b1,c1,d1,e1,f1,g1驅(qū)動(dòng)七段數(shù)碼管為相應(yīng)的數(shù)字。步驟一：打開ispDesign EXPERT,單擊file，選擇new project，彈出如下創(chuàng)建新項(xiàng)目對(duì)話框，建子目錄，在“保存在（I）”欄，用鼠標(biāo)點(diǎn)擊，任選可用區(qū)（盤），如 D：區(qū)（盤），用鼠標(biāo)點(diǎn)擊從右數(shù)的第三個(gè)小圖標(biāo)（新建文件夾），自動(dòng)生成新建文件夾子目錄，起一個(gè)項(xiàng)目文件夾名（應(yīng)為便于你記

2、住的英文或拼音），如liangbin，并用鼠標(biāo)雙擊文件夾名。選擇 project type：Verilog HDL 。步驟二：給項(xiàng)目起名（應(yīng)為便于你記住的英文或拼音，如liang），用鼠標(biāo)點(diǎn)擊保存（S）。在下圖的左邊器件行（第二行）雙擊，選中器件為ispLSI1016E-80LJ44。并用鼠標(biāo)雙擊下圖左邊第一行，給項(xiàng)目源文件加標(biāo)題名如liang藍(lán)條示（如將有多個(gè)項(xiàng)目源文件，加標(biāo)題名時(shí)要加以區(qū)分，這里只針對(duì)一題，為了簡(jiǎn)單，標(biāo)題名用 liang）。圖1.步驟三：點(diǎn)擊Source下拉選New,彈出如下窗口，選擇上面左下角的Verilog Module ，OK,設(shè)置名稱如右圖所示：步驟四：在TextE

3、diter中編輯輸入Verilog 語(yǔ)言源程序：module liang1(a1,b1,c1,d1,e1,f1,g1,A,B,C ;output a1,b1,c1,d1,e1,f1,g1;input A,B,C;reg a1,b1,c1,d1,e1,f1,g1;always (A or B or Cbegincase(A,B,C3'd0:a1,b1,c1,d1,e1,f1,g1=7'b1111110;3'd1:a1,b1,c1,d1,e1,f1,g1=7'b0110000;3'd2:a1,b1,c1,d1,e1,f1,g1=7'b1101101;

4、3'd3:a1,b1,c1,d1,e1,f1,g1=7'b1111001;3'd4:a1,b1,c1,d1,e1,f1,g1=7'b0110011;3'd5:a1,b1,c1,d1,e1,f1,g1=7'b1011011;3'd6:a1,b1,c1,d1,e1,f1,g1=7'b1011111;3'd7:a1,b1,c1,d1,e1,f1,g1=7'b1110000;default: a1,b1,c1,d1,e1,f1,g1=7'bx;endcaseendendmodule步驟五：在TextEditer中點(diǎn)

5、File下拉選Save As, 將源文件liang1.v存D盤liangbin,退出。在圖1.中，點(diǎn)tools ，下拉選synplicity synplify synthesis，點(diǎn)擊菜單欄上的“P”，ADD ：liang1.v步驟六：在如下Synplify界面下部點(diǎn)擊Chang，確認(rèn)選器件ispLSI1016E-80LJ44,并運(yùn)行。如正確，顯示Done!如有錯(cuò)，修改，重復(fù)步驟四、五、六，直到顯示Done!在Synplify界面點(diǎn)File下拉選Save As, 以liang1存D盤liangbin,退出。返回到圖1.中。步驟七：在圖1.（內(nèi)容已發(fā)生變化）中左邊選中ispLSI1016E-80

6、LJ44。右邊選中constraint manager雙擊。在isp EXPERT Compiler界面（如果在該界面點(diǎn)擊Tools, 下拉選compile，系統(tǒng)將自動(dòng)設(shè)置引腳，這里要求設(shè)計(jì)者自己設(shè)置引腳）點(diǎn)擊assign 下拉選pin locations，設(shè)置引腳分配圖：鼠標(biāo)選Unassigned欄A, 鼠標(biāo)移到右邊引腳圖上（可按放大鏡圖標(biāo)放大），點(diǎn)（雙）擊要選的輸入腳，如7，接著，對(duì)Unassigned欄B,直到引腳分配完成。 A,7;B,8;C,9. a1,16; b1,21; c1,18; d1,19; e1,20; f1,17; g1,22.如圖所示：在上圖左側(cè)下方(圖展開可見，點(diǎn)擊

7、 Save Pin Assignments保存，存到D：liangbin下,起名liang1。點(diǎn)擊isp EXPERT Compiler界面中的Tools, 下拉選compile，自動(dòng)運(yùn)行過(guò)后，退出。退出。Save？是。？是?；氐綀D1.在圖1.（內(nèi)容已發(fā)生變化）中右邊選JEDEC File雙擊, JEDEC File 前劃勾，表明七段數(shù)碼管譯碼器jed生成。退出。Save？是。進(jìn)入D：liangbin下,可以找到生成的下載文件liang.jed，下載時(shí)調(diào)用它就可以了。步驟八：編寫數(shù)字開關(guān)源文件，編譯，生成數(shù)字開關(guān)下載文件xxxg.jed。單擊開始運(yùn)行”，edit命令輸入GDS設(shè)備連接程序 ：Device = ispgds14PIN 6 = PIN 12PIN 8 = PIN 16 PIN 9 = PIN 11保存為xxxg.gds,如decoderg.gds文件；輸入command命令，修改路徑：cd PDSGDS 編譯：GASM decoderg 回車生成decoderg.jed文件。步驟九：下載。連接硬件，在圖1.（內(nèi)容已發(fā)生變化）中點(diǎn)擊tools，下拉選擇ispDCD。在下載界面中點(diǎn)擊Co