EP3C40Q240C8N引腳原理圖參考模板_第1頁
EP3C40Q240C8N引腳原理圖參考模板_第2頁
EP3C40Q240C8N引腳原理圖參考模板_第3頁
EP3C40Q240C8N引腳原理圖參考模板_第4頁
EP3C40Q240C8N引腳原理圖參考模板_第5頁
已閱讀5頁，還剩11頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、 SOPC開發(fā)模塊 原理圖 對應引腳分類 EP3C40Q240C8N 1. 時鐘1 / 162LED和按鍵3. port外接試驗箱端口4. SAA7113HSAA7113是一種視頻解碼芯片,它可以輸入4路模擬視頻信號,通過內(nèi)部寄存器的不同配置可以對4路輸入進行轉換,輸入可以為4路CVBS或2路S視頻（Y/C）信號,輸出8位“VPO”總線,為標準的ITU 656、YUV 4：2：2格式。7113兼容PAL、NTSC、SECAM多種制式,可以自動檢測場頻適用的50或60Hz,可以在PAL、NTSC之間自動切換。7113內(nèi)部具有一系列寄存器,可以配置為不同的參數(shù),對色度、亮度等的控制都是通過對相應寄

2、存器改寫不同的值,寄存器的讀寫需要通過I2C總線進行。7113的模擬與數(shù)字部分均采用+3.3V供電,數(shù)字I/O接口可兼容+5V,正常工作時功耗0.4W, 空閑時為0.07W。7113需外接24.576MHz晶體,內(nèi)部具有鎖相環(huán)（LLC）,可輸出27MHz的系統(tǒng)時鐘。芯片具有上電自動復位功能,另有外部復位管腳（CE）,低電平復位,復位以后輸出總線變?yōu)槿龖B(tài),待復位信號變高后自動恢復,時鐘丟失、電源電壓降低都會引起芯片的自動復位。7113為QFP44封裝。5ADV7123視頻數(shù)模轉換器ADV7123 (ADV®)是一款單芯片、三通道、高速數(shù)模轉換器，內(nèi)置三個高速、10位、帶互補輸出的視頻數(shù)模轉換器、一個標準TTL輸入接口以及一個高阻抗、模擬輸出電流源。6. CH372總線通用接口芯片7. Wm8731-編碼解碼器8. XPT2046

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論