




版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、47、簡(jiǎn)述集成電路設(shè)計(jì)綜合的層次化劃分方式? 設(shè)計(jì)層次 行為域 結(jié)構(gòu)域 設(shè)計(jì)綜合系統(tǒng)級(jí) 自然語(yǔ)言描述芯片級(jí) 算法描述 系統(tǒng)綜合 高層次綜合寄存器級(jí) 數(shù)據(jù)流描述 算法綜合門(mén) 級(jí) 邏輯圖描述 邏輯綜合電路級(jí) 版圖綜合版圖級(jí) 幾何圖形描述48、何謂高層次綜合?簡(jiǎn)述高層次綜合的意義。 高層次綜合是將系統(tǒng)算法層的行為描述轉(zhuǎn)化為RTL級(jí)的結(jié)構(gòu)描述的綜合意義:a. 可以對(duì)一個(gè)系統(tǒng)的行為描述,就不同的性能指標(biāo)和不同的面積/速度等指標(biāo)進(jìn)行優(yōu)化,形成多種可選實(shí)現(xiàn)方案。b. 對(duì)于超大規(guī)模芯片設(shè)計(jì)和上市時(shí)間的要求,設(shè)計(jì)者較難一開(kāi)始就設(shè)計(jì)出低層次的實(shí)現(xiàn)描述。通過(guò)高層次綜合可以將設(shè)計(jì)者給出的算法級(jí)行為描述快速轉(zhuǎn)化為RTL
2、級(jí)的結(jié)構(gòu)描述。 c. 在對(duì)系統(tǒng)實(shí)現(xiàn)方案的規(guī)劃過(guò)程中,通過(guò)高層次綜合可以在設(shè)計(jì)初期就對(duì)各種方案的資源占用和速度方面的特性做出評(píng)估,以減少和避免在設(shè)計(jì)后期的設(shè)計(jì)(邏輯層、電路層、版圖層)回溯。49、簡(jiǎn)述高層次綜合的主要步驟。 a. 翻譯與優(yōu)化:將算法描述翻譯成中間格式,并編譯優(yōu)化和操作優(yōu)化b. 調(diào)度:從時(shí)間上安排操作的執(zhí)行順序c. 分配: 從空間上完成操作和變量(或值)對(duì)應(yīng)功能單元和寄存器的資源分享d. 控制器綜合: 對(duì)按調(diào)度要求驅(qū)動(dòng)數(shù)據(jù)通道的控制器進(jìn)行50、版圖綜合對(duì)設(shè)計(jì)方法學(xué)的要求有哪些?a. SoC設(shè)計(jì)的出現(xiàn),對(duì)版圖綜合的能力有了更高的要求。 > IP硬核使版圖綜合將面對(duì)一種大規(guī)模器件
3、; > 多時(shí)鐘SoC 將使版圖綜合時(shí)的時(shí)序處理超出想像; > 版圖綜合的布局設(shè)計(jì)將以IP核為單元,進(jìn)入層次化設(shè)計(jì)階段。b. 其他新特點(diǎn) > Top-down/Bottom-up結(jié)合的設(shè)計(jì)方法; > 綜合優(yōu)先于功能驗(yàn)證,精確的時(shí)序分析成為設(shè)計(jì)成功與否的關(guān)鍵; > 注重邏輯層次與版圖層次的一致性c. 目前設(shè)計(jì)的障礙 > 性能得不到滿足; > “關(guān)鍵路徑”的延時(shí)性能不滿足,進(jìn)而導(dǎo)致整個(gè)設(shè)計(jì)的失敗。51、邏輯綜合定義是什么?簡(jiǎn)述邏輯綜合的一般步驟。 從 RTL 描述或從布爾方程、真值表、狀態(tài) 圖等描述到邏輯門(mén)級(jí)網(wǎng)表描述的綜合過(guò)程。a. 把RTL描述轉(zhuǎn)為未優(yōu)化常
4、用門(mén)(如與門(mén)、或門(mén)、觸發(fā)器和鎖存器)的布爾描述; b. 執(zhí)行布爾算法優(yōu)化; c. 按所采用工藝庫(kù)把優(yōu)化的布爾等式描述映射到實(shí)際邏輯門(mén),實(shí)際是生成網(wǎng)表。52、邏輯綜合目標(biāo)是什么?有哪些信息需輸入邏輯綜合工具以實(shí)現(xiàn)邏輯綜合?根據(jù)RTL級(jí)描述和工藝庫(kù)提供的器件單元工藝信息,產(chǎn)生一個(gè)滿足時(shí)序和約束的正確實(shí)現(xiàn)方案。RTL級(jí)描述,約束條件和工藝庫(kù)53、邏輯綜合中的約束一般包括哪些方面?約束中的屬性又包括哪些方面? 環(huán)境約束針對(duì)芯片工作環(huán)境,如:電壓、溫度、負(fù)載和驅(qū)動(dòng)等。 時(shí)序約束針對(duì)芯片工作時(shí)鐘,如:時(shí)鐘、接口時(shí)序/延時(shí)等。 設(shè)計(jì)規(guī)則約束針對(duì)工藝規(guī)則,如:面積、最大扇入扇出和最大電容等。 54、簡(jiǎn)述延時(shí)約
5、束主要內(nèi)容被綜合電路輸入延時(shí)約束:通過(guò)定義被綜合電路輸入路徑外部邏輯的延時(shí)大小,來(lái)約束被綜合電路內(nèi)部輸入路徑的延時(shí)量,進(jìn)而綜合出相應(yīng)的電路。 被綜合電路輸出延時(shí)約束:通過(guò)定義被綜合電路輸出路徑外部邏輯的延時(shí)大小,來(lái)約束被綜合電路內(nèi)部輸出路徑的延時(shí)量,進(jìn)而綜合出相應(yīng)的電路。55、針對(duì)大規(guī)模多層次系統(tǒng)設(shè)計(jì),一般的邏輯綜合策略有哪些?并簡(jiǎn)述之。a自頂向下策略(Top-down) > 讀入整個(gè)設(shè)計(jì)的代碼; > 從整個(gè)設(shè)計(jì)的頂層施加各類約束; > 實(shí)施邏輯綜合過(guò)程b自底向上策略(Bottom-up) > 首先獨(dú)立完成各個(gè)子模塊的邏輯綜合,并使它們滿足各自的約束條件; > 讀
6、入整個(gè)設(shè)計(jì)的頂層代碼和相應(yīng)的約束,并實(shí)施邏輯綜合過(guò)程; > 驗(yàn)證整個(gè)設(shè)計(jì)綜合是否通過(guò)56、簡(jiǎn)述使用IF語(yǔ)句和CASE語(yǔ)句進(jìn)行描述時(shí),對(duì)應(yīng)邏輯綜合有哪些注意點(diǎn)?IFa. if-else語(yǔ)句一般對(duì)應(yīng)于二選一選擇器。b. 改變if-else語(yǔ)句描述方式,可綜合出不同的選擇器結(jié)構(gòu)。c. 如果只有if 語(yǔ)句進(jìn)行描述(缺else),將綜合出鎖存器。CASEa. case語(yǔ)句一般對(duì)應(yīng)于多路選擇器。b. 在case語(yǔ)句描述中,最好使用default語(yǔ)句,否則也會(huì)綜合出鎖存器。 c. 也可以進(jìn)行full-case方式的描述,但其不如default語(yǔ)句簡(jiǎn)便。 57、CMOS集成電路的功耗有哪些組成部分?CM
7、OS集成電路的功耗主要由靜態(tài)功耗和動(dòng)態(tài)功耗組成。58、分析靜態(tài)功耗的成因。a. CMOS在靜態(tài)時(shí),P、N管只有一個(gè)導(dǎo)通。由于沒(méi)有Vdd 到Vss的直流通路,所以CMOS靜態(tài)功耗應(yīng)當(dāng)?shù)扔诹恪?b. 但在實(shí)際情況中,由于擴(kuò)散區(qū)和襯底形成的PN結(jié)上存在 一定的反向漏電流,因此會(huì)產(chǎn)生很小的靜態(tài)功耗。 c. 每個(gè)門(mén)器件的靜態(tài)功耗等于反向漏電流與電源電壓的乘積, CMOS集成電路的總的靜態(tài)功耗為: 其中:n為器件個(gè)數(shù)一般在室溫條件下,每個(gè)門(mén)器件允許0.10.5nA,當(dāng)電源電壓為5V時(shí),每個(gè)門(mén)器件由反向漏電流引起的靜態(tài)功耗典型值為12nW59、CMOS集成電路動(dòng)態(tài)功耗有哪些組成部分?并分析各自的成因。CMO
8、S集成電路的動(dòng)態(tài)功耗主要由開(kāi)關(guān)功耗和短路功耗組成a. 開(kāi)關(guān)功耗(Psw)由CMOS門(mén)電路中的開(kāi)關(guān)電流引起。 CMOS集成電路的動(dòng)態(tài)功耗主要由開(kāi)關(guān)功耗和短路功耗組成。 > CMOS電路在“0” “1”反轉(zhuǎn)過(guò)程中,開(kāi)關(guān)電流Isw對(duì)負(fù)載電容Cl進(jìn)行充、放電,并在PMOS管和NMOS管上消耗了一定的能量,進(jìn)而引起開(kāi)關(guān)功耗其中:C為電路節(jié)點(diǎn)的等效負(fù)載電容; Vdd為電路工作電壓;f為工作時(shí)鐘頻率;Nsw 為單時(shí)鐘周期內(nèi)翻轉(zhuǎn)晶體管數(shù)目。 b. 短路功耗(Psc)由CMOS門(mén)電路中的短路電流引起。> CMOS電路在輸入非理想波形時(shí),反相器處于輸入波形上升沿和下降沿的瞬間,負(fù)載管和驅(qū)動(dòng)管會(huì)同時(shí)導(dǎo)通
9、,在Vdd 到Vss 之間產(chǎn)生一個(gè)直流通路(短路電流Isc),進(jìn)而引起短路功耗其中: Qx為翻轉(zhuǎn)過(guò)程中的短路電量; V為電路工作電壓;f為工作時(shí)鐘頻率; Nsw 為單時(shí)鐘周期內(nèi)翻轉(zhuǎn)晶體管數(shù)目60、為什么當(dāng)CMOS集成電路使用小于深亞微米工藝(0.35um)進(jìn)行芯片設(shè)計(jì)與生產(chǎn)時(shí),靜態(tài)功耗在總功耗中所占的比例會(huì)大幅度提高? > 隨著CMOS集成電路工藝的提升,芯片的工作電壓大大降低。 > 由于動(dòng)態(tài)功耗與電源電壓成正比關(guān)系,特別是原先在總功耗中占據(jù)70%90%的開(kāi)關(guān)功耗與電源電壓平方成正比關(guān)系,進(jìn)而使動(dòng)態(tài)功耗大幅度降低開(kāi)關(guān)功耗短路功耗源極和漏極之間的亞閾值漏電流是生成靜態(tài)功耗較為主要的漏
10、電流,其計(jì)算公式為:為載流子遷移率; Cox 為等效柵電容;Vth為熱電壓(kT/q,室溫時(shí)25.9mV);VGS 為柵-源電壓;W/L 為晶體管柵極寬長(zhǎng)比; VT 為閾值電壓; n為器件構(gòu)建處理參數(shù)(一般在1.02.5)。當(dāng)電源電壓降低時(shí),VT 也同時(shí)下降,使亞閾值漏電流上升,進(jìn)而使靜態(tài)功耗增加;此時(shí),功率優(yōu)化措施應(yīng)同時(shí)考慮動(dòng)態(tài)功耗和靜態(tài)功耗。61、簡(jiǎn)述高功耗對(duì)集成電路的影響。a. 功耗過(guò)高將對(duì)系統(tǒng)可靠性有很大的影響。 > 過(guò)高功耗會(huì)導(dǎo)致系統(tǒng)溫度上升,溫度升高會(huì)使系統(tǒng)失效率上升;- 試驗(yàn)表明,在大于85后,每增加10,系統(tǒng)失效率增加1倍。 > 就集成電路而言,溫度上升還會(huì)加快電子
11、遷移的速度。- 對(duì)于深亞微米工藝,線寬越來(lái)越小,電子遷移速度的加快,將導(dǎo)致連線失效率的上升。 > 綜上所述,功耗過(guò)高將大大降低系統(tǒng)可靠性,并降低芯片壽命。 b. 功耗過(guò)高將對(duì)系統(tǒng)性能有重要的影響。 > 高功耗會(huì)造成的溫度升高會(huì)使晶體管的翻轉(zhuǎn)時(shí)間增加,進(jìn)而降低了系統(tǒng)的性能。 > 溫度升高還會(huì)增加系統(tǒng)的噪聲,進(jìn)而也會(huì)降低系統(tǒng)的性能。c. 功耗過(guò)高將對(duì)系統(tǒng)生產(chǎn)和封裝成本有很大的影響。 > 高功耗芯片需電源線更寬,進(jìn)而使芯片面積增加、成本增加; > 高功耗需要更好的散熱介質(zhì),對(duì)封裝的介質(zhì)提出了更嚴(yán)格的要求,進(jìn)而增加了芯片的封裝成本。 d. 功耗過(guò)高將對(duì)系統(tǒng)散熱成本有很大的
12、影響。 > 隨著功耗增加,散熱裝置成本在系統(tǒng)總成本中所占比例越來(lái)越大。 - 目前使用較多的散熱方法有風(fēng)制冷、液態(tài)制冷和半導(dǎo)體制冷等。62、針對(duì)動(dòng)態(tài)功耗和靜態(tài)功耗的常用具體優(yōu)化方法有哪些?動(dòng)態(tài):a. 在系統(tǒng)級(jí) > 采用小的工藝線寬; > 采用低工作電壓設(shè)計(jì)、門(mén)控電源設(shè)計(jì)(實(shí)現(xiàn)分區(qū)供電)或多電壓設(shè)計(jì); b. 在RTL級(jí) > 改變結(jié)構(gòu)設(shè)計(jì),即采用并行處理結(jié)構(gòu),雖增加芯片面積,但大大降低了開(kāi)關(guān)動(dòng)作的功率。 > 采用門(mén)控時(shí)鐘設(shè)計(jì)部分電路有“休眠”態(tài)(時(shí)鐘屏蔽技術(shù)); > 采用分塊技術(shù)設(shè)計(jì)存儲(chǔ)單元部分。 c. 在邏輯門(mén)級(jí) > 改變引起功耗的若干因素,如:晶體管尺寸
13、大小、網(wǎng)線的開(kāi)關(guān)頻率、網(wǎng)線的負(fù)載電容等。d. 在版圖級(jí) > 采用P/G布線方式使電源供電均勻。靜態(tài):a. 采用多閾值設(shè)計(jì)工藝。 > 多閾值工藝可以在時(shí)序和漏電流之間進(jìn)行一些折中。 b. 采用多電壓布放方式。 > 因?yàn)殪o態(tài)功耗與電源電壓成正比關(guān)系,多種電壓供電,可以使低工作電壓的局部電路靜態(tài)功耗大大降低。 c. 采用虛擬供電網(wǎng)絡(luò)。 d. 采用浮動(dòng)襯底電壓技術(shù)。 e. 采用絕緣襯底(SOI)技術(shù)。63、集成電路測(cè)試與功能驗(yàn)證有何不同?> 集成電路測(cè)試是為了剔除生產(chǎn)過(guò)程中產(chǎn)生的廢品。 > 集成電路功能驗(yàn)證是用于證明所設(shè)計(jì)電路在性能上是否滿足指標(biāo)要求。 - 驗(yàn)證內(nèi)容包括輸
14、入與輸出信號(hào)間的邏輯關(guān)系、信號(hào)間的各種時(shí)序關(guān)系,以及功耗等各種指標(biāo)。 - 進(jìn)行全面徹底的功能驗(yàn)證是不可能的。 - 功能驗(yàn)證不可能取代測(cè)試。64、何謂集成電路測(cè)試中的故障覆蓋率?并請(qǐng)簡(jiǎn)述故障覆蓋率較難得到100%的原因。故障覆蓋率:指已有測(cè)試圖形集所能檢測(cè)故障數(shù)在系統(tǒng)電路可測(cè)故障中占的百分比。故障覆蓋率一般不能達(dá)到100%,主要受制于如下因素:- 一般大規(guī)模集成電路都包含有非易測(cè)點(diǎn);- 測(cè)試矢量長(zhǎng)度的限制; - 測(cè)試設(shè)備存儲(chǔ)單元容量的限制; - 測(cè)試時(shí)間的限制等65、簡(jiǎn)述集成電路可測(cè)試性設(shè)計(jì)概念。并請(qǐng)簡(jiǎn)述這種設(shè)計(jì)的目標(biāo)與注意點(diǎn)是什么?a. 可測(cè)試性設(shè)計(jì)概念 > 可測(cè)試性設(shè)計(jì)指集成電路設(shè)計(jì)在
15、設(shè)計(jì)系統(tǒng)和電路的同時(shí),考慮到測(cè)試的要求,通過(guò)增加一定的硬件開(kāi)銷,獲得最大可測(cè)試性的設(shè)計(jì)過(guò)程。 > 簡(jiǎn)單來(lái)說(shuō),可測(cè)試性設(shè)計(jì)即是指為了達(dá)到故障檢測(cè)目的所做的輔助性設(shè)計(jì)。 b. 可測(cè)試性設(shè)計(jì)的目標(biāo)與注意點(diǎn) > 測(cè)試矢量盡可能少; > 容易生成測(cè)試矢量; > 測(cè)試矢量生成時(shí)間盡可能少; > 對(duì)原始電路其它性能影響最小。66、簡(jiǎn)述廣泛使用邏輯門(mén)層次故障模型的原因。a. 模型簡(jiǎn)單易用,數(shù)字集成電路制造過(guò)程中的大部分缺陷都可以在邏輯門(mén)級(jí)表述。b. 對(duì)于復(fù)雜系統(tǒng),采用邏輯門(mén)層次故障模型,應(yīng)用布爾代數(shù)可以在理論上推導(dǎo)出故障檢測(cè)所需的許多結(jié)果。 c. 邏輯門(mén)層次故障模型可以應(yīng)用到多種
16、不同的工藝。 > 比如CMOS工藝或雙極性工藝。67、簡(jiǎn)述固定邏輯值故障模型和其一般測(cè)試方法。固定邏輯值故障模型:指集成電路制造過(guò)程中所有缺陷都可以表現(xiàn)為邏輯門(mén)層次上網(wǎng)線的邏輯值被固定在某一邏輯電平。 - 固定0故障(stuck-at-0),記為s-a-0。 (網(wǎng)線的邏輯值被固定在 0 電平)- 固定1故障(stuck-at-1),記為s-a-1。 (網(wǎng)線的邏輯值被固定在 1 電平)對(duì)于一個(gè)系統(tǒng)電路而言,固定邏輯值故障可分為兩類: - 單固定邏輯值故障:整個(gè)系統(tǒng)電路中僅有一個(gè)固定邏輯值故障。 - 多固定邏輯值故障:整個(gè)系統(tǒng)電路中有多個(gè)固定邏輯值故障。 > 電路作固定邏輯值故障模型化
17、時(shí),須以每一根網(wǎng)線為研究對(duì)象,而不是每一個(gè)節(jié)點(diǎn)。 > 固定型故障一般不會(huì)改變電路的拓?fù)浣Y(jié)構(gòu),即不會(huì)使電路或系統(tǒng)的基本功能發(fā)生根本性的變化。 固定邏輯值故障的一般測(cè)試方法: > 首先,假設(shè)電路中各邏輯單元的輸入和輸出端(系統(tǒng)中每一根網(wǎng)線)分別出現(xiàn)s-a-1和s-a-0兩種固定邏輯值故障。- 注:一個(gè)邏輯系統(tǒng)中應(yīng)假設(shè)有 2n 個(gè)固定邏輯值故障。(n 為系統(tǒng)中的網(wǎng)線總數(shù)。)> 其次,找出一組測(cè)試矢量,使得在這組測(cè)試矢量的激勵(lì)下,假想有故障電路的輸出邏輯電平與無(wú)故障電路的輸出邏輯電平不同68、集成電路邏輯門(mén)層次故障模型的局限性有哪些?> 在電路或晶體管層次仍存在一些物理缺陷,不
18、能用邏輯門(mén)層的故障模型進(jìn)行檢測(cè)。 > 在MOS工藝中,有一些電路模型不存在簡(jiǎn)單的邏輯門(mén)等效。 > 在大規(guī)模系統(tǒng)中,故障的總數(shù)可能會(huì)變得很大。69、何謂測(cè)試圖形? 何謂測(cè)試生成?設(shè)計(jì)測(cè)試圖形的方法有哪些? a. 測(cè)試生成:設(shè)計(jì)與產(chǎn)生測(cè)試圖形的過(guò)程。b. 設(shè)計(jì)測(cè)試圖形的方法。 > 手工生成:由集成電路設(shè)計(jì)者或測(cè)試者手工寫(xiě)出測(cè)試圖形。 > 偽隨機(jī)測(cè)試圖形生成:測(cè)試激勵(lì)由偽隨機(jī)方式產(chǎn)生,而測(cè)試響應(yīng)則通過(guò)對(duì)正確電路的測(cè)量來(lái)獲得。 > 算法生成:使用某種計(jì)算方法,由計(jì)算軟件自動(dòng)生成測(cè)試圖形測(cè)試圖形。70、針對(duì)第48頁(yè)電路,求故障h(s-a-1)和h(s-a-0)的測(cè)試矢量集。
19、 利用一階布爾差分求解電路內(nèi)部連線處故障 hi(s-a-1)和 hi(s-a-0)的測(cè)試矢量集71、針對(duì)第48頁(yè)電路,求電路函數(shù) f 相對(duì)變量 x3 的一階布爾差分 。72、何謂集成電路的可測(cè)試性設(shè)計(jì)? 可測(cè)試性設(shè)計(jì)的研究目標(biāo)是什么? a. 問(wèn)題的提出:電路系統(tǒng)規(guī)模和復(fù)雜度的日益增加,傳統(tǒng)測(cè)試技術(shù)已不能滿足要求。 b. 問(wèn)題的解決設(shè)想:在電路系統(tǒng)功能性設(shè)計(jì)時(shí),增加入使其能方便測(cè)試的設(shè)計(jì)。目標(biāo):a. 降低可測(cè)試性設(shè)計(jì)所產(chǎn)生的延時(shí)、面積、功耗和引腳等開(kāi)銷;b. 提高故障檢測(cè)覆蓋率; > 有效檢測(cè)電路中的故障,達(dá)到85%以上為好。c. 在合理時(shí)間內(nèi)產(chǎn)生故障的測(cè)試矢量或序列; d. 測(cè)試的施加。
20、 > 指電路與ATE的連接問(wèn)題。73、簡(jiǎn)述可測(cè)試性設(shè)計(jì)的基本思想。并請(qǐng)說(shuō)明何謂可控性,何謂可觀性? 可測(cè)試性設(shè)計(jì)的基本思想 主要針對(duì)測(cè)試矢量產(chǎn)生與施加。 > 把電路有效分塊,因?yàn)楫a(chǎn)生電路測(cè)試矢量集的時(shí)間與電路輸入端的三次方成正比。 > 有效提高電路的可控性和可觀性,這與電路的可測(cè)性有直接關(guān)系。a. 可控性(CY):由原始輸入信號(hào)來(lái)控制電路內(nèi)部某個(gè)節(jié)點(diǎn)的電平值,以便激活故障和控制敏化通路上的其它控制信號(hào)。b. 可觀性(OY):要建立一條故障敏化通路,使故障能傳輸?shù)娇杉拜敵龆?,使故障信?hào)能被觀察。74、常用的集成電路可測(cè)試性設(shè)計(jì)有哪些? a. 級(jí)聯(lián)模塊的可測(cè)試性設(shè)計(jì)b. 并聯(lián)模塊的可測(cè)試性設(shè)計(jì)> 盡量采用同步邏輯電路> 采用有置位或復(fù)位端觸發(fā)器以便將芯片置于確定的狀態(tài)>
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 公司深秋拓展活動(dòng)方案
- 公司放松娛樂(lè)活動(dòng)方案
- 公司游玩活動(dòng)策劃方案
- 公司節(jié)日紀(jì)念活動(dòng)方案
- 公司早會(huì)流程策劃方案
- 公司直播間燈光策劃方案
- 公司組織踢毽子策劃方案
- 公司組織慰問(wèn)活動(dòng)方案
- 公司花園團(tuán)建活動(dòng)方案
- 2025年小學(xué)教師資格考試試卷及答案
- 湖北省部分學(xué)校2023-2024學(xué)年高二下學(xué)期期末考試地理試題
- 基于大數(shù)據(jù)的公路運(yùn)輸碳排放評(píng)估與控制
- 敘事護(hù)理學(xué)智慧樹(shù)知到期末考試答案章節(jié)答案2024年中國(guó)人民解放軍海軍軍醫(yī)大學(xué)
- 工業(yè)機(jī)器人系統(tǒng)操作員國(guó)家職業(yè)技能考核標(biāo)準(zhǔn)(2023年版)
- 上海學(xué)前教育學(xué)院附屬青浦第二實(shí)驗(yàn)幼兒園新生入園登記
- 卡前列素氨丁三醇在產(chǎn)后出血的的應(yīng)用課件
- 固廢危廢培訓(xùn)課件
- 水庫(kù)安保服務(wù)方案
- 一例ANCA相關(guān)性血管炎患者的護(hù)理查房
- 《外科微創(chuàng)技術(shù)》課件
- 如何建立與客戶良好的關(guān)系
評(píng)論
0/150
提交評(píng)論