計(jì)算機(jī)組成原理(4

1、第第章章 存存 儲(chǔ)儲(chǔ) 器器4.1 概述概述4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器重點(diǎn)重點(diǎn)： 1、存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)；、存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)； 2、各類存儲(chǔ)器的工作原理，以及各、各類存儲(chǔ)器的工作原理，以及各類存儲(chǔ)器在存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)中的作用。類存儲(chǔ)器在存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)中的作用。難點(diǎn)難點(diǎn)： 1、存儲(chǔ)器和、存儲(chǔ)器和CPU的連接；的連接； 2、Cache-主存地址映象。主存地址映象。4.1 概概 述述一、存儲(chǔ)器分類一、存儲(chǔ)器分類1. 按按存儲(chǔ)介質(zhì)存儲(chǔ)介質(zhì)分類分類(1) 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器(2) 磁表面存儲(chǔ)器磁表面存儲(chǔ)器(3) 磁芯存儲(chǔ)器磁芯存儲(chǔ)器(4)

2、 光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器易失易失TTL 、MOS磁頭、載磁體磁頭、載磁體硬磁材料、環(huán)狀元件硬磁材料、環(huán)狀元件激光、磁光材料激光、磁光材料非非易易失失 寄存寄存0、1代碼的物質(zhì)代碼的物質(zhì) 或元器件或元器件(1) 存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)） 順序存取存儲(chǔ)器順序存取存儲(chǔ)器 磁帶磁帶2. 按存取方式分類按存取方式分類(2) 存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)） 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器 直接存取存儲(chǔ)器直接存取存儲(chǔ)器 磁盤(pán)磁盤(pán)可可 讀讀 可可 寫(xiě)寫(xiě)只只 讀讀磁盤(pán)、磁帶、光盤(pán)磁盤(pán)、磁帶、光盤(pán) Flash Memory

3、存存儲(chǔ)儲(chǔ)器器主存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROM （BIOS）RAMROM靜態(tài)靜態(tài) RAM （Cache）動(dòng)態(tài)動(dòng)態(tài) RAM （內(nèi)存條）（內(nèi)存條）3. 按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)中的作用分類(Flash Memory） 【 四、只讀存儲(chǔ)器（四、只讀存儲(chǔ)器（ROM） 1. 掩模掩模 ROM ( MROM ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無(wú)行列選擇線交叉處無(wú) MOS 管為管為“0” 2. PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷 3

4、. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+ + + + +_ _ _ 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO1271

5、62413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平 4. EEPROM (多次性編程多次性編程,28系列系列 ) 5. Flash Memory (閃速型存儲(chǔ)器閃速型存儲(chǔ)器) 以以 EEPROM為基礎(chǔ)，利用隧道效應(yīng)完為基礎(chǔ)，利用隧道效應(yīng)完成存儲(chǔ)操作。每次擦除不是一個(gè)字節(jié)，而是成存儲(chǔ)操作。每次擦除不是一個(gè)字節(jié)，而是每次擦除一個(gè)塊或整個(gè)芯片，然后再進(jìn)行重每次擦除一個(gè)塊或整個(gè)芯片，然后再進(jìn)行重寫(xiě)，因此比傳統(tǒng)寫(xiě)，因此比傳

6、統(tǒng) EEPROM速度更快。速度更快。 】高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主存磁盤(pán)磁盤(pán)光盤(pán)光盤(pán)磁帶磁帶光盤(pán)光盤(pán)磁帶磁帶速度速度容量容量 價(jià)格價(jià)格 位位1. 存儲(chǔ)器三個(gè)主要特性的關(guān)系存儲(chǔ)器三個(gè)主要特性的關(guān)系 二、存儲(chǔ)器的層次結(jié)構(gòu)二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)主機(jī)緩存緩存CPU主存主存輔存輔存2. 緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次緩存緩存主存主存輔存輔存主存主存虛擬存儲(chǔ)器虛擬存儲(chǔ)器10 ns20 ns200 nsms虛地址虛地址邏輯地址邏輯地址實(shí)地址實(shí)地址物理地址物理地址主存儲(chǔ)器主存儲(chǔ)器（速度）（速度）（容量）（容量）（1）層次結(jié)構(gòu)核心關(guān)系）層次

7、結(jié)構(gòu)核心關(guān)系CPU與主存關(guān)系與主存關(guān)系（2）層次結(jié)構(gòu)形成的可能性）層次結(jié)構(gòu)形成的可能性（3）層次結(jié)構(gòu)的組織原則）層次結(jié)構(gòu)的組織原則程序運(yùn)行局部性原理程序運(yùn)行局部性原理一致性原則一致性原則時(shí)間的局部性時(shí)間的局部性空間的局部性空間的局部性包含性原則包含性原則同一信息同時(shí)存放在幾同一信息同時(shí)存放在幾個(gè)層次且保持一致個(gè)層次且保持一致內(nèi)層存儲(chǔ)介質(zhì)中的信息被內(nèi)層存儲(chǔ)介質(zhì)中的信息被包含在外層存儲(chǔ)介質(zhì)中包含在外層存儲(chǔ)介質(zhì)中（4）虛擬存儲(chǔ)系統(tǒng)）虛擬存儲(chǔ)系統(tǒng)l 依據(jù)程序運(yùn)行局部性原理依據(jù)程序運(yùn)行局部性原理 邏輯上對(duì)內(nèi)存容量擴(kuò)充邏輯上對(duì)內(nèi)存容量擴(kuò)充 具有請(qǐng)求調(diào)入、置換功能具有請(qǐng)求調(diào)入、置換功能l 邏輯容量確定于內(nèi)存

8、和輔存容量之和邏輯容量確定于內(nèi)存和輔存容量之和 運(yùn)行速度接近于內(nèi)存運(yùn)行速度接近于內(nèi)存 每位成本接近于輔存每位成本接近于輔存l 虛地址虛地址 實(shí)地址實(shí)地址由硬件和操作系統(tǒng)完成由硬件和操作系統(tǒng)完成對(duì)程序員透明對(duì)程序員透明4.2 主存儲(chǔ)器主存儲(chǔ)器一、概述一、概述1. 主存的基本組成主存的基本組成存儲(chǔ)體存儲(chǔ)體驅(qū)動(dòng)器驅(qū)動(dòng)器譯碼器譯碼器MAR控制電路控制電路讀讀寫(xiě)寫(xiě)電電路路MDR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫(xiě)寫(xiě)CPUCPU可直接訪問(wèn)可直接訪問(wèn)的存儲(chǔ)空間的存儲(chǔ)空間2. 主存和主存和 CPU 的聯(lián)系的聯(lián)系MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫(xiě)寫(xiě)設(shè)地址線設(shè)地址線 24 根根按

9、按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長(zhǎng)為若字長(zhǎng)為 16 位位按按 字字 尋址尋址若字長(zhǎng)為若字長(zhǎng)為 32 位位3. 主存中存儲(chǔ)單元地址分配主存中存儲(chǔ)單元地址分配 （存儲(chǔ)器基本管理（存儲(chǔ)器基本管理-字節(jié)管理）字節(jié)管理）224 = 16 M8 M4 Ma. 尋址范圍：尋址范圍：若字長(zhǎng)為若字長(zhǎng)為 16 位位: WHWL(存儲(chǔ)器基本管理存儲(chǔ)器基本管理-字節(jié)管理字節(jié)管理) 高位字節(jié)高位字節(jié) 地址為字地址：地址為字地址：0字節(jié)地址字節(jié)地址452314字地址字地址20WHWL字節(jié)地址字節(jié)地址字地址字地址543210420b. 字節(jié)地址與字地址：字節(jié)地址與字地址：若字長(zhǎng)為若字長(zhǎng)為 16 位位: WHW

10、L(存儲(chǔ)器基本管理存儲(chǔ)器基本管理-字節(jié)管理字節(jié)管理)低位字節(jié)低位字節(jié) 地址為字地址：地址為字地址：0字節(jié)地址字節(jié)地址452314字地址字地址20WL WH字節(jié)地址字節(jié)地址字地址字地址452301420(2) 存儲(chǔ)速度存儲(chǔ)速度4. 主存的技術(shù)指標(biāo)主存的技術(shù)指標(biāo)(1) 存儲(chǔ)容量存儲(chǔ)容量(3) 存儲(chǔ)器的帶寬存儲(chǔ)器的帶寬主存主存 存放二進(jìn)制代碼的總位數(shù)存放二進(jìn)制代碼的總位數(shù) 讀出時(shí)間讀出時(shí)間 寫(xiě)入時(shí)間寫(xiě)入時(shí)間 存儲(chǔ)器的存儲(chǔ)器的 訪問(wèn)時(shí)間訪問(wèn)時(shí)間 存取時(shí)間存取時(shí)間 存取周期存取周期 讀周期讀周期 寫(xiě)周期寫(xiě)周期 連續(xù)兩次獨(dú)立的存儲(chǔ)器操作連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧模ㄗx或?qū)懀┧璧?最小間隔時(shí)間

11、最小間隔時(shí)間 位位/秒秒二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動(dòng)動(dòng)存存儲(chǔ)儲(chǔ)矩矩陣陣讀讀寫(xiě)寫(xiě)電電路路片選線片選線讀讀/寫(xiě)控制線寫(xiě)控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線片選線片選線讀讀/寫(xiě)控制線寫(xiě)控制線（低電平寫(xiě)（低電平寫(xiě) 高電平讀）高電平讀）（允許讀）（允許讀）CSCEWE（允許寫(xiě)）（允許寫(xiě)）WEOE？0,015,015,70,7 讀讀/寫(xiě)控制電路寫(xiě)控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫(xiě)選通寫(xiě)選通A3A2A1A02. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(

12、1) 線選法（單譯碼）線選法（單譯碼）00000,00,7007D07D 讀讀 / 寫(xiě)寫(xiě)選通選通 讀讀/寫(xiě)控制電路寫(xiě)控制電路 A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫(xiě)寫(xiě)(2) 重合法（雙譯碼）重合法（雙譯碼）00000000000,031,00,31I/OD0,0讀讀？ 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行

13、開(kāi)關(guān)行開(kāi)關(guān)7TT8、列開(kāi)關(guān)列開(kāi)關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫(xiě)放大器寫(xiě)放大器寫(xiě)放大器寫(xiě)放大器DIN寫(xiě)選擇寫(xiě)選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性 存儲(chǔ)容量存儲(chǔ)容量 1K4 位位（64164 位）位）I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114 Intel 2114 RAM 矩陣矩陣 (64 164 ) A3A4A5A6A7A8A0A1A2A915031164

14、7326348150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1

15、50311647326348150311647326348150311647326348讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路讀寫(xiě)電路0164832I/O1I/O2I/O3I/O4ACSDOUT地址有效地址有效地址失效地址失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定

16、數(shù)據(jù)穩(wěn)定 (3) 靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫(xiě)數(shù)據(jù)線寫(xiě)數(shù)據(jù)線寫(xiě)選擇線寫(xiě)選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T1 (1) 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電路基本單元電路 2. 動(dòng)態(tài)動(dòng)態(tài) RAM ( DRAM )數(shù)據(jù)線數(shù)據(jù)線CsT字線字線三管三管 MOS DRA

17、M單管單管 MOS DRAM (3) 動(dòng)態(tài)動(dòng)態(tài) RAM 的刷新的刷新 電容電荷維持時(shí)間電容電荷維持時(shí)間12ms （4ms、8ms） 每每2ms存儲(chǔ)單元狀態(tài)恢復(fù)（再生）存儲(chǔ)單元狀態(tài)恢復(fù)（再生） (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 的特點(diǎn)的特點(diǎn) 集成度高集成度高 功耗低功耗低 (2) 動(dòng)態(tài)動(dòng)態(tài) RAM 工作邏輯工作邏輯 寫(xiě)寫(xiě) 讀讀+再生再生 刷新（再生）刷新（再生）時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫(xiě)時(shí)鐘寫(xiě)時(shí)鐘 WERASCAS A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列

18、行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1位位) 外特性外特性DINDOUTA6A0 動(dòng)態(tài)動(dòng)態(tài) RAM 4116讀時(shí)序：讀時(shí)序：刷新周期刷新周期： 從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到本次對(duì)從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到本次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔。整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔。 (5) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新刷新控制刷新控制： 逐行（或逐列）逐行（或逐列） 硬件實(shí)現(xiàn)硬件實(shí)現(xiàn) “透明透明”刷新方式刷新方式： 逐行逐行：

19、刷新與行地址有關(guān)刷新與行地址有關(guān) “死時(shí)間死時(shí)間”：由于刷新不能進(jìn)行正常讀、：由于刷新不能進(jìn)行正常讀、寫(xiě)操作時(shí)間。寫(xiě)操作時(shí)間。 集中刷新集中刷新 （設(shè)：設(shè)：存取周期為存取周期為0.5 s s ）“死時(shí)間率死時(shí)間率” 為為 ： 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 ： 0.5 s s 128 = 64 s s 周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123871 387201tctctctc3999V W01127讀讀/寫(xiě)或維持寫(xiě)或維持刷新刷新讀讀/寫(xiě)或維持寫(xiě)或維持3872 個(gè)周期個(gè)周期 （1936 s s） 128個(gè)周期個(gè)周期 （64 s s） 刷新時(shí)間間隔刷新時(shí)間間隔

20、（2 ms）刷新序號(hào)刷新序號(hào)tcXtcY 以以128 128 矩陣為例矩陣為例2ms /0.5 s s=4000tC = = tM + + tR讀寫(xiě)讀寫(xiě) 刷新刷新無(wú)無(wú) “死區(qū)死區(qū)” 分散刷新分散刷新（設(shè)：設(shè)：存取周期為存取周期為1 s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片的存儲(chǔ)芯片（存取周期為存取周

21、期為 0.5 s s ）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死死區(qū)區(qū)”。取每隔取每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次2ms /128=15.625 s s“死時(shí)間率死時(shí)間率” ： 15.6 s s /0.5 s s 100% = 3.2%基本刷新周期：基本刷新周期： 器件本身刷新邏輯所需刷新周期。器件本身刷新邏輯所需刷新周期。實(shí)際刷新周期：實(shí)際刷新周期： 采用某種刷新方式后，實(shí)際存在的刷新周期。采用某種刷新方式后，實(shí)際存在的刷新周期。 3. 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較DRAMSRAM存

22、儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無(wú)無(wú)主存主存緩存緩存主存和主存和 CPU 的聯(lián)系：的聯(lián)系：MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫(xiě)寫(xiě) 五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU 的連接的連接 用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)器？片？片 1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展 (1) 位擴(kuò)展位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）（增加存儲(chǔ)字長(zhǎng)）10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE2片片 (2) 字?jǐn)U展（增

23、加存儲(chǔ)字的數(shù)量）字?jǐn)U展（增加存儲(chǔ)字的數(shù)量） 用用 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1 A10：線譯碼產(chǎn)生片選信號(hào)：線譯碼產(chǎn)生片選信號(hào) (3) 字、位擴(kuò)展字、位擴(kuò)展用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼1K41K41K41K41K41K41K41K4？片？片8片片 A11 A10

24、：部分譯碼產(chǎn)生片選信號(hào)：部分譯碼產(chǎn)生片選信號(hào) 2. 存儲(chǔ)器與存儲(chǔ)器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫(xiě)命令線的連接寫(xiě)命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片(6) 其他其他 時(shí)序、負(fù)載時(shí)序、負(fù)載片選信號(hào)的產(chǎn)生：片選信號(hào)的產(chǎn)生： 常利用譯碼器產(chǎn)生常利用譯碼器產(chǎn)生線選法（線譯碼）線選法（線譯碼）部分譯碼法部分譯碼法全譯碼法全譯碼法-地址唯一、線路復(fù)雜地址唯一、線路復(fù)雜例例4.1 解解: : (1) 寫(xiě)出對(duì)應(yīng)的二進(jìn)制地址碼寫(xiě)出對(duì)應(yīng)的二進(jìn)制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及

25、類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位例例4.1（P94） (3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號(hào)確定片選信號(hào)C B A0 1 1 0 0

26、 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR(5) CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖(1)“奇偶體奇偶體”存儲(chǔ)

27、器存儲(chǔ)器例例4.3 解解: : A19A1D15D0A0BHED15D8D7D0奇奇 M偶偶 M字節(jié)尋址：字節(jié)尋址：1M 字尋址：字尋址：512K例例4.3（P97） 字節(jié)地址字節(jié)地址字地址字地址452301420BHE A0字地址字地址FFFFEHFFFFFHFFFFEHFFFFCHFFFFDHE0000HEFFFEHF0000HF0000HF0001HEFFFEHEFFFEHE0001EHE0000HFFFFCH(2) 地址線分析及確定芯片的數(shù)量及類型地址線分析及確定芯片的數(shù)量及類型(3) 確定片選信號(hào)確定片選信號(hào)CBA1 1 1 1 1 1 1 1 1 1 1 0A19 A17 A16

28、A15 A7 A4 A1 A0 BHE1 1 1 1 1 1 1 1 1 1 0 11 1 1 1 0 0 0 0 0 0 1 01 1 1 1 0 0 0 0 0 0 0 1偶偶奇奇偶偶奇奇1 1 1 0 1 1 1 1 1 1 1 01 1 1 0 0 0 0 0 0 0 0 1 0 0奇奇偶偶字字ROMRAM32KB32KB32KB32KB32KB32KB32KB32KB(3) 確定片選信號(hào)確定片選信號(hào)CSROM奇奇=Y5+Y4CSROM偶偶=Y6+Y4CSRAM奇奇=Y1+Y0CSRAM偶偶=Y2+Y0(4) CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖A16 BHE A0 1 0 1 1

29、 1 0 1 0 0 0 0 1 0 1 0 0 0 0片選信號(hào)的產(chǎn)生：片選信號(hào)的產(chǎn)生： 常利用譯碼器產(chǎn)生常利用譯碼器產(chǎn)生線選法（線譯碼）線選法（線譯碼）部分譯碼法部分譯碼法全譯碼法全譯碼法-地址唯一、線路復(fù)雜地址唯一、線路復(fù)雜?六、存儲(chǔ)器的校驗(yàn)六、存儲(chǔ)器的校驗(yàn) 檢錯(cuò)糾錯(cuò)技術(shù)、對(duì)用戶透明檢錯(cuò)糾錯(cuò)技術(shù)、對(duì)用戶透明 提高數(shù)據(jù)可靠性措施：提高數(shù)據(jù)可靠性措施： 提高硬件可靠性提高硬件可靠性 利用某種利用某種編碼編碼方法，借助少量硬件，檢錯(cuò)糾錯(cuò)。方法，借助少量硬件，檢錯(cuò)糾錯(cuò)。 -數(shù)據(jù)校驗(yàn)碼數(shù)據(jù)校驗(yàn)碼 （利用冗余碼，具有發(fā)現(xiàn)錯(cuò)誤或自動(dòng)糾正錯(cuò)誤能（利用冗余碼，具有發(fā)現(xiàn)錯(cuò)誤或自動(dòng)糾正錯(cuò)誤能力的數(shù)據(jù)編碼方法（技

30、術(shù)）。）力的數(shù)據(jù)編碼方法（技術(shù)）。） （常用數(shù)據(jù)校驗(yàn)碼：奇偶校驗(yàn)碼、漢明校驗(yàn)碼、（常用數(shù)據(jù)校驗(yàn)碼：奇偶校驗(yàn)碼、漢明校驗(yàn)碼、循環(huán)冗余碼循環(huán)冗余碼）編碼的糾錯(cuò)編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān)檢錯(cuò)能力與編碼的最小距離有關(guān)L 編碼的最小距離編碼的最小距離D 檢測(cè)錯(cuò)誤的位數(shù)檢測(cè)錯(cuò)誤的位數(shù)C 糾正錯(cuò)誤的位數(shù)糾正錯(cuò)誤的位數(shù)L 1 = D + C ( DC )1 . 編碼的最小距離編碼的最小距離任意兩組合法代碼之間任意兩組合法代碼之間 二進(jìn)制位數(shù)二進(jìn)制位數(shù) 的的 最少差異最少差異L = 3 具有具有 一位一位 糾錯(cuò)能力糾錯(cuò)能力 用于數(shù)據(jù)傳送 以一位糾錯(cuò)能力為例討論 利用了奇偶校驗(yàn)的概念，通過(guò)在數(shù)據(jù)位

31、中增加一些檢測(cè)位，可以驗(yàn)證數(shù)據(jù)的有效性，在數(shù)據(jù)出錯(cuò)的情況下指明錯(cuò)誤位置或糾正錯(cuò)誤位。 2 . 關(guān)于漢明碼關(guān)于漢明碼漢明碼的組成需增添漢明碼的組成需增添 ？位檢測(cè)位位檢測(cè)位檢測(cè)位的位置檢測(cè)位的位置 ？檢測(cè)位的取值檢測(cè)位的取值 ？2k n + k + 1檢測(cè)位的取值與該位所在的檢測(cè)檢測(cè)位的取值與該位所在的檢測(cè)“小組小組” 中中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成漢明碼的三要素組成漢明碼的三要素:2 . 漢明碼的組成漢明碼的組成2i ( i = 0，1，2 ，3 ， )各檢測(cè)位各檢測(cè)位 Ci 所承擔(dān)的檢測(cè)小組為所承擔(dān)的檢測(cè)小組為gi 小組獨(dú)占第小組獨(dú)占第 2i1 位位gi 和和 gj 小

32、組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測(cè)的檢測(cè)的 g1 小組包含第小組包含第 1，3，5，7，9，11，C2 檢測(cè)的檢測(cè)的 g2 小組包含第小組包含第 2，3，6，7，10，11，C4 檢測(cè)的檢測(cè)的 g3 小組包含第小組包含第 4，5，6，7，12，13，C8 檢測(cè)的檢測(cè)的 g4 小組包含第小組包含第 8，9，10，11，12，13，14，15，24，例例4.4 求求 0101 按按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明碼配置的漢明碼解：解： n = 4根據(jù)根據(jù) 2k n + k + 1得得 k

33、= 3漢明碼排序如下漢明碼排序如下:二進(jìn)制序號(hào)二進(jìn)制序號(hào)名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的漢明碼為的漢明碼為 010010101 0 110A B CF 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1)BCCB(A)CBCB(AF)CB(A)CB(ACBA按配按配”偶偶”原則配置原則配置 0011 的漢明碼的漢明碼 二進(jìn)制序號(hào)二進(jìn)制序號(hào) 名稱名稱1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解：解： n = 4 根據(jù)根據(jù) 2k n + k + 1取取 k = 3C1

34、= 3 5 7 = 1C2= 3 6 7 = 0C4= 5 6 7 = 0 0011 的漢明碼為的漢明碼為 1000011練習(xí)練習(xí)13. 漢明碼的糾錯(cuò)過(guò)程漢明碼的糾錯(cuò)過(guò)程 形成新的檢測(cè)位形成新的檢測(cè)位 Pi ，如增添如增添 3 位位 （k = 3）， 新的檢測(cè)位為新的檢測(cè)位為 P4 P2 P1 。以以 k = 3 為例，為例，Pi 的取值（的取值（“偶校驗(yàn)偶校驗(yàn)”時(shí)）為：時(shí)）為：P1 = 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7出錯(cuò)時(shí)，出錯(cuò)位為：出錯(cuò)時(shí)，出錯(cuò)位為： P4P2P1 不出錯(cuò)時(shí)不出錯(cuò)時(shí) P1= 0，P2 = 0，P4 = 0C1C2C4其位數(shù)與增添的檢測(cè)位有關(guān)，

35、其位數(shù)與增添的檢測(cè)位有關(guān)，P1= 1 3 5 7 = 0P2= 2 3 6 7 = 1有錯(cuò)有錯(cuò)P4= 4 5 6 7 = 1P4P2P1 = 110第第 6 位出錯(cuò)，可糾正為位出錯(cuò)，可糾正為 0100101，故要求傳送的信息為故要求傳送的信息為 0101。糾錯(cuò)過(guò)程如下糾錯(cuò)過(guò)程如下例例4.5解：解： 已知接收到的漢明碼為已知接收到的漢明碼為 0100111（按配偶原則配置）試問(wèn)要求傳送的信息是什么（按配偶原則配置）試問(wèn)要求傳送的信息是什么? 練習(xí)練習(xí)2P4 = 4 5 6 7 = 1P2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P1 = 100第第 4 位錯(cuò)，可不

36、糾位錯(cuò)，可不糾寫(xiě)出按偶校驗(yàn)配置的漢明碼寫(xiě)出按偶校驗(yàn)配置的漢明碼0101101 的糾錯(cuò)過(guò)程的糾錯(cuò)過(guò)程傳送的信息為傳送的信息為 ？思考：思考：按配按配”奇奇”原則配置原則配置 0011 的漢明碼的漢明碼配奇的漢明碼為配奇的漢明碼為 0101011 二進(jìn)制序號(hào)二進(jìn)制序號(hào) 名稱名稱1 2 3 4 5 6 7C1 C2 C400 1 10 1 17531C7632C7654C寫(xiě)出按奇校驗(yàn)配置的漢明碼寫(xiě)出按奇校驗(yàn)配置的漢明碼0101101 的糾錯(cuò)過(guò)程的糾錯(cuò)過(guò)程思考：思考：76322P76544P75311P P4 P2 P1 = 011= 1= 1= 0第第 3 位出錯(cuò)，可糾正為位出錯(cuò)，可糾正為 0111

37、101，故要求傳送的信息為故要求傳送的信息為 1101。七、提高訪存速度的措施七、提高訪存速度的措施 采用高速器件采用高速器件 調(diào)整主存結(jié)構(gòu)調(diào)整主存結(jié)構(gòu) 采用層次結(jié)構(gòu)：例如采用層次結(jié)構(gòu)：例如 Cache 主存層次主存層次 多端口：一個(gè)存儲(chǔ)體，多套讀寫(xiě)電路。多端口：一個(gè)存儲(chǔ)體，多套讀寫(xiě)電路。 時(shí)間并行時(shí)間并行多模塊：一個(gè)存儲(chǔ)體，劃分為多個(gè)可分別讀寫(xiě)多模塊：一個(gè)存儲(chǔ)體，劃分為多個(gè)可分別讀寫(xiě)的模塊。的模塊。 空間并行空間并行 存儲(chǔ)器控制器合理安排存儲(chǔ)器控制器合理安排W位位W位位W位位W位位W位位 地址寄存器地址寄存器 主存控制器主存控制器. . . . . . 單字長(zhǎng)寄存器單字長(zhǎng)寄存器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 存儲(chǔ)體存儲(chǔ)體 增加存儲(chǔ)器的帶寬增加存儲(chǔ)器的帶寬 1. 單體多字系統(tǒng)單體多字系統(tǒng) 電路結(jié)構(gòu)的調(diào)整電路結(jié)構(gòu)的調(diào)整2. 多體并行系統(tǒng)多體并行系統(tǒng)(1) 高位交叉高位交叉 M0M1M2M3體內(nèi)地址體內(nèi)地址體號(hào)體號(hào)體號(hào)體號(hào)地址地址00 000000 000100 1111