七段數(shù)碼顯示譯碼器設(shè)計(jì)

1、七段數(shù)碼顯示譯碼器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計(jì)，學(xué)習(xí)VHDL勺多層次設(shè)計(jì)方法。二、實(shí)驗(yàn)原理：七段數(shù)碼管由8個(gè)（a,b,c,d,e,f,g,dp）按照一定位置排列的發(fā)光二極管構(gòu)成，通常采取共陰極或者共陽極的設(shè)計(jì)，將8個(gè)二極管的同一極接在一起，通過分別控制另外的8個(gè)電極的電平，使二極管導(dǎo)通（發(fā)光）或截止（不發(fā)光）。七段數(shù)碼顯示譯碼器的功能就是根據(jù)需要顯示的字符，輸出能夠控制七段數(shù)碼管顯示出該字符的編碼。三、實(shí)驗(yàn)內(nèi)容：1）用VHD段計(jì)7段數(shù)碼管顯示譯碼電路，并在VHD邪述的測試平臺(tái)下對(duì)譯碼器進(jìn)行功能仿真，給出仿真的波形。CLMOUTTL.R1.- LED，1*.-回.口AMTCflU

2、IEM*程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYSMGISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0);END;ARCHITECTUREONEOFSMGISBEGIN：CNT4BjDECL7SBlMkDrstO1,CDlltflPROCESS(A)BEGINCASEAISWHEN0000=LED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED

3、7SNULL;ENDCASE;仿真波形:2）數(shù)碼管顯示電路設(shè)計(jì)利用以上設(shè)計(jì)的譯碼器模塊，設(shè)計(jì)一個(gè)8位的顯示電路。利用時(shí)分復(fù)用的方式快速輪流點(diǎn)亮8個(gè)數(shù)碼管， 在視覺上形成8個(gè)數(shù)碼管同時(shí)顯示的效果（盡管實(shí)際上同一時(shí)間只有一個(gè)數(shù)碼管被點(diǎn)亮）。要實(shí)現(xiàn)以上功能，就必須按照一定時(shí)鐘節(jié)拍，輪流使譯碼器輸出所需要享符的編碼；同時(shí)控制數(shù)碼管的公共電極電平，輪流點(diǎn)亮數(shù)碼管。ENTITYVHDL42ISPORT(CLK:INSTD_LOGIC;S:OUTSTD_LOGIC_VECTOR(2DOWNTO0);D:INSTD_LOGIC_VECTOR(3DOWNTO0);A:OUTSTD_LOGIC_VECTOR(6D

4、OWNTO0);ENDVHDL42;ARCHITECTUREONEOFVHDL42IS備注：在新試驗(yàn)箱中可酌情減少位數(shù)實(shí)現(xiàn)，新試驗(yàn)箱中管腳查閱教材中附錄。LIBRARYIEEE;USEIE用.STD,USEIEEE.STD_LOGIC_UNSIGNED.ALL;SIGNALC:STD_LOGIC_VECTOR(2DOWNTO0);BEGINP1:PROCESS(CLK)BEGINIFCLKEVENTANDCLK=1THENIFC111THENC=C+1;ELSEC=000;ENDIF;ENDIF;SAAAAAAAAAAAAAAAANULL;ENDCASE;ENDPROCESSP2;END;仿真波形:管腳鎖定:信號(hào)舊試驗(yàn)箱新試驗(yàn)箱No.2管腳號(hào)連接的器件管腳號(hào)連接的器件clk43Clk1153CLK2rst35開關(guān)2234鍵2ena30開關(guān)1233鍵1A(6)11SEGg167SEGgA(5)10SEGf166SEGfA(4)9SEGe165SEGeA(3)8SEGd164SEGdA(2)7