數(shù)電習(xí)題及答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上一、 時(shí)序邏輯電路與組合邏輯電路不同，其電路由 組合邏輯電路 和 存儲(chǔ)電路（觸發(fā)器） 兩部分組成。二、 描述同步時(shí)序電路有三組方程，分別是 驅(qū)動(dòng)方程 、狀態(tài)方程 和 輸出方程 。三、 時(shí)序邏輯電路根據(jù)觸發(fā)器的動(dòng)作特點(diǎn)不同可分為 同步時(shí)序邏輯電路 和 異步時(shí)序邏輯電路 兩大類(lèi)。四、 試分析圖T7.5時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：驅(qū)動(dòng)方程： 狀態(tài)方程： 輸出方程：狀態(tài)圖：功能：同步三進(jìn)制計(jì)數(shù)器五、 試用觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)同步五進(jìn)制計(jì)數(shù)器。解：采用3個(gè)觸發(fā)器，用狀態(tài)000到100構(gòu)成五進(jìn)制計(jì)數(shù)器。（1）狀態(tài)

2、轉(zhuǎn)換圖 （2）狀態(tài)真值表狀態(tài)轉(zhuǎn)換順序現(xiàn) 態(tài)次態(tài)進(jìn)位輸出 S0S1S2S3S40 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（3）求狀態(tài)方程（4）驅(qū)動(dòng)方程 （5）邏輯圖（略）題7.1 分析圖P7.1所示的時(shí)序電路的邏輯功能，寫(xiě)出電路驅(qū)動(dòng)方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫(huà)出狀態(tài)轉(zhuǎn)換圖，并說(shuō)明時(shí)序電路是否具有自啟動(dòng)性。解：觸發(fā)器的驅(qū)動(dòng)方程 觸發(fā)器的狀態(tài)方程 輸出方程 狀態(tài)轉(zhuǎn)換圖如圖A7.1所示所以該電路的功能是：能自啟動(dòng)的五進(jìn)制加法計(jì)數(shù)器。題7.3 試分析圖P7.3時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)

3、轉(zhuǎn)換圖，并檢查電路能否自啟動(dòng)。解：驅(qū)動(dòng)方程 輸出方程 狀態(tài)方程 狀態(tài)轉(zhuǎn)換圖如圖 A7.3所示 功能：所以該電路是一個(gè)可控的3進(jìn)制計(jì)數(shù)器。 題7.5 分析圖P7.5時(shí)序電路的功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，并檢查電路能否自啟動(dòng)。解：輸出方程驅(qū)動(dòng)方程求狀態(tài)方程得電路的狀態(tài)轉(zhuǎn)換表如表A7.5所示表A7.5 輸 入現(xiàn) 態(tài)次 態(tài)輸 出S Y1 Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00

4、 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 00 00 00 00 00 00 01 1 畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖如圖A7.5所示 圖A7.5 邏輯功能：這是一個(gè)有兩個(gè)循環(huán)的電路，時(shí)實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)、為進(jìn)位輸出，時(shí)實(shí)現(xiàn)六進(jìn)制計(jì)數(shù)、為進(jìn)位輸出。當(dāng)時(shí)存在2個(gè)無(wú)效態(tài)110、111，但未形成循環(huán)，電路能自啟動(dòng)。題7.6 試用觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器。解：采用3個(gè)觸發(fā)器，用狀態(tài)000到101構(gòu)成六進(jìn)制計(jì)數(shù)器，設(shè)電路的輸

5、出為。根據(jù)題意可列電路狀態(tài)轉(zhuǎn)換表如表A7.6所示狀態(tài)轉(zhuǎn)換順序現(xiàn) 態(tài)次態(tài)進(jìn)位輸出 S0S1S2S3S4S50 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0000001由狀態(tài)表求得電路的次態(tài)和輸出的卡諾圖如圖A7.6（a）所示，其中斜線(xiàn)下方是輸出端的值，狀態(tài)101、110、111作無(wú)效態(tài)處理，用×表示。由卡諾圖得電路的狀態(tài)方程和輸出方程由狀態(tài)方程可得電路的驅(qū)動(dòng)方程最后設(shè)計(jì)電路邏輯圖如圖A7.6(b)題7.7 用觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)十一進(jìn)制計(jì)數(shù)器，并檢查設(shè)計(jì)的電路能否自啟動(dòng)。解：用4個(gè)下降沿觸發(fā)器設(shè)計(jì)，設(shè)電路的進(jìn)位輸

6、出為，可列電路的狀態(tài)轉(zhuǎn)換表如表A7.7表A7.7的順序觸發(fā)器的狀態(tài)輸出012345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 00 0 0 0000000000010驅(qū)動(dòng)方程輸出方程電路圖略題7.8 試用觸發(fā)器設(shè)計(jì)一個(gè)可控型計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖如圖P7.8所示，實(shí)現(xiàn)8421碼六進(jìn)制計(jì)數(shù)；，實(shí)現(xiàn)循環(huán)碼六進(jìn)制計(jì)數(shù)，并檢驗(yàn)電路能否自啟動(dòng)。解：本例所設(shè)計(jì)的計(jì)數(shù)器有一控制變量存在，設(shè)計(jì)時(shí)將控制變量作為一個(gè)邏輯變量畫(huà)入電路的次態(tài)卡諾圖中。設(shè)電路的進(jìn)位輸出為，根據(jù)題意可畫(huà)出次態(tài)卡諾圖如

7、圖A7.8所示圖中上面兩行為時(shí)的狀態(tài)及次態(tài)的內(nèi)容，下面兩行為的狀態(tài)及次態(tài)的內(nèi)容。電路作8421碼六進(jìn)制加法計(jì)數(shù)器時(shí)，110和111為無(wú)效狀態(tài)視為無(wú)關(guān)項(xiàng)，電路作循環(huán)碼路進(jìn)制計(jì)數(shù)器時(shí)，000和100為無(wú)效態(tài)視為無(wú)關(guān)項(xiàng)。電路的驅(qū)動(dòng)方程和輸出方程（設(shè)計(jì)時(shí)需用3個(gè)觸發(fā)器）邏輯圖略 題7.12 四相八拍步進(jìn)電機(jī)脈沖分配電路的狀態(tài)轉(zhuǎn)換圖如圖P7.12所示。試用觸發(fā)器和部分門(mén)電路實(shí)現(xiàn)之，畫(huà)出相應(yīng)的邏輯電路圖。解：用觸發(fā)器、的狀態(tài)來(lái)表示步進(jìn)電機(jī)四相的狀態(tài)，根據(jù)題意可求得四相八拍脈沖分配電路的驅(qū)動(dòng)方程為邏輯電路圖略1半導(dǎo)體存儲(chǔ)器從存、取功能上可以分為 只讀 存儲(chǔ)器和 隨機(jī)存取 存儲(chǔ)器兩大類(lèi)。 半導(dǎo)體存儲(chǔ)器中，RO

8、M屬于組合邏輯電路，而RAM可歸屬于 時(shí)序 邏輯電路。習(xí)題題11.1 假設(shè)存儲(chǔ)器的容量為2568位，則地址代碼應(yīng)取幾位。解：8。一、 可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件叫 寄存器 。二、移位寄存器除 寄存數(shù)據(jù) 功能外，還有 移位 功能。三、某寄存器由觸發(fā)器構(gòu)成，有4位代碼要存儲(chǔ)，此寄存器必須由 4 個(gè)觸發(fā)器構(gòu)成。四、一個(gè)四位二進(jìn)制加法計(jì)數(shù)器，由0000狀態(tài)開(kāi)始，問(wèn)經(jīng)過(guò)18個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為 0010 。五、級(jí)環(huán)形計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是 ，級(jí)扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度是 。六、集成計(jì)數(shù)器的模值是固定的，但可以用 清零 法和 置數(shù)法 來(lái)改變它們的模值。七、通過(guò)級(jí)聯(lián)方式，把兩片4位二進(jìn)制計(jì)數(shù)器74161

9、連接成為8位二進(jìn)制計(jì)數(shù)器后，其最大模值是 256 ；將3片4位十進(jìn)制計(jì)數(shù)器74160連接成12位十進(jìn)制計(jì)數(shù)器后，其最大模值是 4096 。八、設(shè)計(jì)模值為38的計(jì)數(shù)器至少需要 6 個(gè)觸發(fā)器 。題8.3 分析圖P8.3的計(jì)數(shù)器電路，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是多少進(jìn)制計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器74161的功能表如表8.2.2所示。解：采用同步預(yù)置數(shù)法，。計(jì)數(shù)器起始狀態(tài)為0011，結(jié)束狀態(tài)為1010，所以該計(jì)數(shù)器為八進(jìn)制加法計(jì)數(shù)器。 狀態(tài)轉(zhuǎn)換圖略。題8.4 分析圖P8.4的計(jì)數(shù)器電路，說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器，并畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。十進(jìn)制計(jì)數(shù)器74160的功能表如表8.2.6所示。解：該計(jì)數(shù)器采用異

10、步清零法，。計(jì)數(shù)器起始狀態(tài)為0000，結(jié)束狀態(tài)為1000（狀態(tài)1001只是維持瞬間），所以該計(jì)數(shù)器為九進(jìn)制加法計(jì)數(shù)器。題8.5 試用十六進(jìn)制計(jì)數(shù)器74161設(shè)計(jì)十三進(jìn)制計(jì)數(shù)器，標(biāo)出輸入、輸出端。可以附加必要的門(mén)電路。74161的功能表如表8.2.2所示。解：題8.6 分析圖P8.6的計(jì)數(shù)器在和時(shí)各為幾進(jìn)制計(jì)數(shù)器，并畫(huà)出相應(yīng)的狀態(tài)轉(zhuǎn)換圖。74161的功能表如表8.2.2所示。 解：該計(jì)數(shù)器采用同步預(yù)置數(shù)法，。所以 時(shí)：起始狀態(tài)為0010，結(jié)束狀態(tài)為1100，所以該計(jì)數(shù)器為十一進(jìn)制加法計(jì)數(shù)器。 時(shí)：起始狀態(tài)為0100，結(jié)束狀態(tài)為1100，所以該計(jì)數(shù)器為九進(jìn)制加法計(jì)數(shù)器。 狀態(tài)圖略。題8.7 分析圖

11、P8.7的計(jì)數(shù)器在和時(shí)各為幾進(jìn)制，并畫(huà)出相應(yīng)的狀態(tài)轉(zhuǎn)換圖。74161的功能表如表8.2.2所示。解：該計(jì)數(shù)器采用同步預(yù)置數(shù)法。時(shí)：起始狀態(tài)為0000，結(jié)束狀態(tài)為1010，所以該計(jì)數(shù)器為十一進(jìn)制加法計(jì)數(shù)器。 時(shí)：起始狀態(tài)為0000，結(jié)束狀態(tài)為0111，所以該計(jì)數(shù)器為八進(jìn)制加法計(jì)數(shù)器。 狀態(tài)圖略。題8.8 設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量時(shí)為13進(jìn)制計(jì)數(shù)器，時(shí)為7進(jìn)制計(jì)數(shù)器。標(biāo)出計(jì)數(shù)器的輸入端和進(jìn)位輸出端。解：電路采用同步預(yù)置數(shù)法。 電路邏輯圖如圖A8.8所示 題8.11 試分析圖P8.11計(jì)數(shù)器電路的分頻比（即和的頻率比）。74LS1610的功能表如表8.2.2所示。解：兩片計(jì)數(shù)器接成并

12、行進(jìn)位方式，其中第1片74160計(jì)數(shù)，起始狀態(tài)為0000，結(jié)束狀態(tài)為1001，為十進(jìn)制計(jì)數(shù)器。第2片74160計(jì)數(shù)，起始狀態(tài)為0110，結(jié)束狀態(tài)為1001，為四進(jìn)制計(jì)數(shù)器。所以該計(jì)數(shù)電路的分頻比 題8.12 試用同步4位二進(jìn)制計(jì)數(shù)器74LS161芯片和必要的門(mén)電路來(lái)組成一個(gè)125進(jìn)制加法計(jì)數(shù)器。要求標(biāo)出計(jì)數(shù)器的輸入端和進(jìn)位輸出端；畫(huà)出邏輯連接圖。解：計(jì)數(shù)的起始狀態(tài)為，結(jié)束狀態(tài)為，電路邏輯圖如圖A8.12所示 題8.13 設(shè)計(jì)一個(gè)序列信號(hào)發(fā)生器電路，使之在一系列信號(hào)作用下能周期性地輸出“”的序列信號(hào)。解：根據(jù)題意電路可由計(jì)數(shù)器+組合輸出電路兩部分組成。第一步：設(shè)計(jì)計(jì)數(shù)器序列長(zhǎng)度，設(shè)計(jì)一個(gè)模11計(jì)

13、數(shù)器，選用74LS161，設(shè)定有效狀態(tài)為=01011111。第二步：設(shè)計(jì)組合電路設(shè)序列輸出信號(hào)為，則計(jì)數(shù)器的輸出和序列之間的關(guān)系如表A8.13所示。表A8.13Q3 Q2 Q1 Q0L0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1×××××11010010111化簡(jiǎn)得組合邏輯電路表達(dá)式為：最后電路圖如圖A8.13所示（其中組合部分略） 題8.14 圖P8.14是由同步十

14、進(jìn)制計(jì)數(shù)器74160和3線(xiàn)-8線(xiàn)譯碼器74LS138組成的電路。分析電路功能，畫(huà)出74160的狀態(tài)轉(zhuǎn)換圖和電路輸出的波形圖。解：74160接成八進(jìn)制計(jì)數(shù)器，計(jì)數(shù)狀態(tài)從0000到0111，電路輸出波形如圖A8.14所示 題8.15 試設(shè)計(jì)一個(gè)具有控制端的序列信號(hào)發(fā)生電路。當(dāng)分別為0和1時(shí)，在時(shí)鐘作用下，電路輸出端能分別周期性地輸出1001 1010 和0011 0101的序列信號(hào)。用74LS161芯片和門(mén)電路實(shí)現(xiàn)。解：第一步：設(shè)計(jì)計(jì)數(shù)器序列長(zhǎng)度，則只用74LS161的0從000到111狀態(tài)即可。第二步：設(shè)計(jì)組合電路根據(jù)題意，計(jì)數(shù)器的輸出，控制端和序列之間的關(guān)系如表A8.15所示。表A8.15M

15、Q2 Q1 Q0Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11001101000110101化簡(jiǎn)得組合邏輯電路表達(dá)式為：電路圖略一、 單項(xiàng)選擇題組合邏輯電路通常由_組和而成。（a）記憶元件 （b）門(mén)電路 （c）計(jì)數(shù)器 （d）以上均正確答案（b）能實(shí)現(xiàn)算術(shù)加法運(yùn)算的電路是_。（a）與門(mén) （b）或門(mén) （c）異或門(mén) （d）全加器答案（d）注釋?zhuān)号c門(mén)，或門(mén)，異或門(mén)等實(shí)現(xiàn)的是邏輯運(yùn)算，半加器，全加器，加法器實(shí)現(xiàn)的是算術(shù)運(yùn)算N

16、位二進(jìn)制譯碼器的輸出端共有_個(gè)。（a）2n個(gè) （b）個(gè) （c）16個(gè) （d）12個(gè)答案（b）3線(xiàn)-8線(xiàn)譯碼器74LS138，若使輸出，則對(duì)應(yīng)的輸入端應(yīng)為_(kāi).（a）001 （b）100 （c）101 （d）110答案（c）5要使3-8線(xiàn)譯碼器正常工作，使能控制端、的電平信號(hào)為_(kāi)。 （a）011 （b）100 （c）000 （d）0101答案（b）二、試用線(xiàn)線(xiàn)譯碼器74LS138和門(mén)電路實(shí)現(xiàn)一個(gè)判別電路，當(dāng)輸入的三位二進(jìn)制代碼能被整除時(shí)電路輸出為，否則為。答案：根據(jù)題意，寫(xiě)出真值表，如表R5.4所示。表R5.4ABCY00001111001100110101010100101010由表R5.4，得

17、出，由于74LS138的輸出為，因此令，則得根據(jù)上式畫(huà)出邏輯圖，如圖R5.3所示。四、用與非門(mén)實(shí)現(xiàn)變量多數(shù)表決電路，即當(dāng)個(gè)變量中有個(gè)或個(gè)以上的變量為時(shí)，輸出為。答案：（）四變量多數(shù)表決電路的真值表如表R5.6表R5.6ABCDYABCDY00000000000011110011001101010101000000011111111100001111001100110101010100010111由表R5.6，寫(xiě)出Y的表達(dá)式：用卡諾圖化簡(jiǎn)，如圖R5.5?；?jiǎn)得將變換得，寫(xiě)出邏輯圖，如圖R5.6 題5.1 分析圖P5.1所示組合電路，寫(xiě)出輸出的邏輯函數(shù)式，列出真值表，說(shuō)明邏輯功能。解：（）寫(xiě)出輸出

18、的邏輯函數(shù)該電路式由線(xiàn)線(xiàn)譯碼器和一個(gè)與門(mén)構(gòu)成。使能端時(shí)，譯碼器處于譯碼狀態(tài)，其輸出為，是由，（或圖中）構(gòu)成的最小項(xiàng)。將代入上述各式，變?yōu)椋海ǎ┝谐稣嬷当?，如表A5.2所示。表A5.200001111001100110101010101111110（）分析邏輯功能由真值表A5.2可知，當(dāng)時(shí)，；當(dāng)時(shí)，因此，該電路是一個(gè)不一致電路，即當(dāng)相同時(shí)，為；不同時(shí)，為。 題5.4 電話(huà)室對(duì)3種電話(huà)編碼控制，按緊急次序排列優(yōu)先權(quán)高低是：火警電話(huà)、急救電話(huà)、報(bào)警電話(huà)試設(shè)計(jì)該編碼電路。解:設(shè)火警為A，急救為B，報(bào)警為C，分別編碼00、01、10, 列真值表A5.6。畫(huà)卡諾圖圖A5.2(a)。電路如圖A5.2(b)所

19、示。 表A5.6ABC000XX00110010010110110000101001100011100 題5.8 某學(xué)校有三個(gè)實(shí)驗(yàn)室，每個(gè)實(shí)驗(yàn)室各需2kW電力。這三個(gè)實(shí)驗(yàn)室由兩臺(tái)發(fā)電機(jī)組供電，一臺(tái)是2kW，另一臺(tái)是4kW。三個(gè)實(shí)驗(yàn)室有時(shí)可能不同時(shí)工作，試設(shè)計(jì)一邏輯電路，使資源合理分配。解：（1）分析題意設(shè)輸入變量為、表示三個(gè)實(shí)驗(yàn)室，工作為1，不工作為0；設(shè)輸出變量為、，分別表示2kW，4kW的發(fā)電機(jī)，啟動(dòng)為1，不啟動(dòng)為0。（2）列真值表 分析過(guò)程可列出真值表如表A5.9所示。表A5.9 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 01 00 11

20、 00 10 11 1（3）畫(huà)卡諾圖 由真值表畫(huà)出卡諾圖，如圖圖A5.6所示。（4）邏輯表達(dá)式將圖A3-6-1（a）的卡諾圖化簡(jiǎn)得 （5）畫(huà)邏輯電路圖 由邏輯表達(dá)式可畫(huà)出邏輯圖，如圖A5.7所示。題5.9 用全加器實(shí)現(xiàn)4位8421BCD碼解：用全加器實(shí)現(xiàn)4位8421BCD碼相加時(shí)，其和是二進(jìn)制碼。當(dāng)和數(shù)小于等于9時(shí)，8421BCD碼與二進(jìn)制碼相同。但當(dāng)和數(shù)大于9時(shí)，8421BCD碼產(chǎn)生進(jìn)位（逢十進(jìn)一），所以用二進(jìn)制全加器對(duì)兩個(gè)8421BCD碼相加后，需要將二進(jìn)制表示的和數(shù)轉(zhuǎn)換成8421BCD碼。轉(zhuǎn)換原理：4位二進(jìn)制數(shù)是逢十六進(jìn)一，4位BCD碼是逢十進(jìn)一，所以當(dāng)二進(jìn)制數(shù)表示的和數(shù)大于9時(shí)，就應(yīng)加

21、6實(shí)現(xiàn)逢十進(jìn)一，而小于等于9不加6，電路如圖A5.8所示。題5.11 在某項(xiàng)比賽中，有A，B，C三名裁判。其中A為主裁判。當(dāng)兩名（必須包括A在內(nèi)）或兩名以上裁判認(rèn)為運(yùn)動(dòng)員合格后發(fā)出得分信號(hào)。試用4選1MUX設(shè)計(jì)此邏輯電路。解 列出真值表。設(shè)合格為1，不合格為0，A，B，C為輸入邏輯變量，F(xiàn)為輸出邏輯變量，其真值表如表A5.11所示。確定地址輸入變量 令。寫(xiě)出F的表達(dá)式。確定，使Y=F。 把F表達(dá)式與4選1MUX的功能表達(dá)Y式相比較，并取，則有Y=F。畫(huà)邏輯圖如圖A5.11所示。表A5.11 真值表輸入輸出ABCF00000010010001101000101111011111題5.12試用雙四

22、選一74LS153設(shè)計(jì)全減器電路。解：（）列真值表，如表A5.12所示。分別為被減數(shù)，減數(shù)，為低位向本位的借位，為本位向高一位的借位。表A5.120000111100110011010101010110100101110001(2) 表A5.12的邏輯函數(shù)與四選一的輸出邏輯函數(shù)對(duì)比。并畫(huà)出邏輯圖對(duì)比可采用邏輯函數(shù)式對(duì)比，也可以采用真值表對(duì)比。方法一：采用邏輯函數(shù)式對(duì)比表A5.12的輸出的表達(dá)式分別為對(duì)于輸出分別進(jìn)行設(shè)計(jì)，先設(shè)計(jì)。利用74LS153的一個(gè)四選一，如令則令，則上兩式對(duì)比結(jié)果為：。設(shè)計(jì)。與上述方法同，令74LS153的，則有畫(huà)出邏輯圖，如圖A5.12所示。題5.14 用8選1數(shù)據(jù)選擇

23、器74LS151實(shí)現(xiàn)邏輯函數(shù)解：當(dāng)使能控制端時(shí)，8選1數(shù)據(jù)選擇器輸出與輸入之間的關(guān)系表示為8選1數(shù)據(jù)選擇器有3位地址輸入（n=3），能產(chǎn)生任何形式的四變量以下的邏輯函數(shù)，故可將給定的函數(shù)式化成與上式完成對(duì)應(yīng)的形式 對(duì)照兩式，令可得電路的接法如圖A5.14所示。三、試畫(huà)出用三個(gè)二輸入的“與非”門(mén)實(shí)現(xiàn)的等效邏輯電路圖。解：將表達(dá)式化成“與非與非“表達(dá)式如下后，即可畫(huà)出電路圖。題4.2 電路如圖4.2(a)、(b)、(c)、(d)所示，試找出電路中的錯(cuò)誤，并說(shuō)明為什么。解 ：圖(a)：電路中多余輸入端接“1”是錯(cuò)誤的，或門(mén)有一個(gè)輸入為1，輸出即為1。圖(b)：電路中多余輸入端接“0”電平是錯(cuò)誤的，與

24、門(mén)輸入有一個(gè)為0，輸出即為0。圖(c)：電路中兩個(gè)與門(mén)輸出端并接是錯(cuò)誤的，會(huì)燒壞器件。因?yàn)楫?dāng)兩個(gè)與非門(mén)的輸出電平不相等時(shí)，兩個(gè)門(mén)的輸出級(jí)形成了低阻通道，使得電流過(guò)大，從而燒壞器件。圖(d)：電路中兩OC門(mén)輸出端雖能并接，但它們沒(méi)有外接電阻至電源，電路不會(huì)有任何輸出電壓，所以是錯(cuò)誤的。題4.3如圖P4.3所示的電路，寫(xiě)出輸出端的邏輯函數(shù)式，并分析電路的邏輯功能。解：由題意知：輸出為，輸出為，輸出為，輸出為。根據(jù)OC門(mén)的線(xiàn)與功能，可以求得的邏輯函數(shù)： ，該電路實(shí)現(xiàn)異或功能。題4.5 CMOS門(mén)電路如圖P4.5所示，分析電路的功能，寫(xiě)出功能表，并畫(huà)出相應(yīng)的邏輯符號(hào)。解：真值表見(jiàn)表A4.5所示。 1

25、×0 00 1高阻10分析：時(shí)，TG截止，輸出高阻態(tài);時(shí)，TG導(dǎo)通，邏輯符號(hào)如圖A4.5。解：(a) 是一個(gè)六輸入的與非邏輯關(guān)系；(b) 是一個(gè)六輸入的或非邏輯關(guān)系；(c) 五輸入與非邏輯關(guān)系；(d) 題 4.14 用增強(qiáng)型NMOS管構(gòu)成的電路如圖4.14所示。試寫(xiě)出的邏輯表達(dá)式。一、選擇題 （1）滿(mǎn)足 b 時(shí)，與非門(mén)輸出為低電平。(a) 只要有一個(gè)輸入為高電平 (b) 所有輸入都是高電平(c) 所有輸入都是低電平 （2）對(duì)于未使用的或非門(mén)輸入，正確的處理方法是 a 。(a) 連接到地(b) 直接連接到Vcc(c) 通過(guò)電阻連接到地 （3）異或門(mén)的等效電路包含 b 。(a) 兩個(gè)或門(mén)

26、、一個(gè)與門(mén)和兩個(gè)非門(mén)(b) 兩個(gè)與門(mén)、一個(gè)或門(mén)和兩個(gè)非門(mén)(c) 兩個(gè)與門(mén)和一個(gè)或門(mén)五、利用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)以下各式。 （4） （5）六、用卡諾圖化簡(jiǎn)法化簡(jiǎn)以下邏輯函數(shù) （1） （2） 七、用卡諾圖化簡(jiǎn)法化簡(jiǎn)以下邏輯函數(shù)（1） 給定的約束條件為（2） 給定的約束條件為 題2.5寫(xiě)出下列各式的反函數(shù)。（1） （4） 題2.6 寫(xiě)出下列各式的對(duì)偶式。（1） （2）題2.13化簡(jiǎn)下列邏輯函數(shù)（方法不限）。（1） （2）五、4. 5. 六、1.2七、（1）； （2）或或或； 題2.51. 解:4解： 題2.6 1. 2. 題2.131. 2. 或一、填空題1. 在時(shí)間和數(shù)值上都是連續(xù)變化

27、的信號(hào)是_模擬_信號(hào)；在時(shí)間和數(shù)值上是離散和量化的信號(hào)是_數(shù)字_信號(hào)。2. 表示邏輯函數(shù)常用的方法有種，它們是_真值表，_邏輯函數(shù)式_，_邏輯圖_，_卡諾圖_。二、請(qǐng)完成下列題的進(jìn)制轉(zhuǎn)換 1. 89；2. 10000.1011 題1.11 寫(xiě)出下列BCD碼對(duì)應(yīng)的十進(jìn)制數(shù)。（1）(0)8421BCD （2）()8421BCD 答: 596；247；2796 一、填空題1十進(jìn)制數(shù)315轉(zhuǎn)換為二進(jìn)制數(shù)為（  ）。A0001 1001 1001           B0001 0011 101

28、1C0100 1001 1101           D0100 1001 011028421BCD碼()轉(zhuǎn)換為十進(jìn)制數(shù)為(  )。A38      B82      C52      D283有一個(gè)8位D/A轉(zhuǎn)換器，設(shè)它的滿(mǎn)度輸出電壓為25.5V，當(dāng)輸入數(shù)字量為時(shí)，輸出電壓為（ ）。A12.5V   

29、60; B12.7V     C23.7V     D25V4如果異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器為10個(gè)，則計(jì)數(shù)狀態(tài)有（ ）種。 A20     B200     C1000     D10245一片存儲(chǔ)容量為8K*4的只讀存儲(chǔ)器ROM芯片應(yīng)該有（  ）條地址線(xiàn)。 A10     B11     C2 &

30、#160;    D136對(duì)于四位二進(jìn)制計(jì)數(shù)器，初始狀態(tài)為0000，經(jīng)過(guò)100個(gè)脈沖后進(jìn)入（ ）狀態(tài)。A0100  B00 01 C0011  D10007下列說(shuō)法正確的是( )。A雙極型數(shù)字集成門(mén)電路是以場(chǎng)效應(yīng)管為基本器件構(gòu)成的集成電路；BCOMS集成門(mén)電路集成度高，但功耗較高；CTTL邏輯門(mén)電路是以晶體管為基本器件構(gòu)成的集成電路；DTTL邏輯門(mén)電路和COMS集成門(mén)電路不能混合使用。8一個(gè)4位串行數(shù)據(jù)，輸入4位移位寄存器，時(shí)鐘脈沖頻率為1KHZ，經(jīng)過(guò)（  ）可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出 。A8ms

31、0;     B4ms     C2ms     D1ms9下列邏輯代數(shù)基本運(yùn)算關(guān)系式中不正確的是（ ）。AA+A=A     BA·A=A     CA+0=0      DA+1=1104分頻電路是指計(jì)滿(mǎn)（  ）個(gè)時(shí)鐘脈沖CP后產(chǎn)生一個(gè)輸出信號(hào)。A2     B4  

32、;   C6     D811下列邏輯電路中為時(shí)序邏輯電路的是( )。A.變量譯碼器 B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器12. N個(gè)觸發(fā)器可以構(gòu)成能寄存（ ）位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N13. 有一個(gè)與非門(mén)構(gòu)成的基本RS鎖存器，欲使該鎖存器保持原態(tài)即Q(n+1）=Qn 則輸入信號(hào)應(yīng)為（ ）。 A.SR0B.SR1C.S1，R0D.S0，R114.邏輯表達(dá)式（AB）·（AC）（ ）。A. ABAC B.ABC C. BAC D.CAB15.設(shè)則它的反函數(shù)是（ ）。A. B. C.D.16

33、.最小項(xiàng)的邏輯相鄰項(xiàng)是（ ）。A.ABCDB.C.D.17.對(duì)于JK觸發(fā)器，輸入J0，K1，CP脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為（ ）。 A.0B.1C.d D.不確定18一個(gè)T觸發(fā)器，在T=0時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器（ ）。A翻轉(zhuǎn)B置1C保持原態(tài)D置0 19比較兩個(gè)一位二進(jìn)制數(shù)A和B,當(dāng)A=B時(shí)輸出F=1,則F的表達(dá)式是（ ）。 AF=AB B C DF=AB20二輸入端或非門(mén)，其輸入端為A、B，輸出端為Y，則其表達(dá)式Y(jié)= （ ）。 AAB B C DA+B1構(gòu)成組合邏輯電路的基本邏輯單元電路是（ ）。2體現(xiàn)A/D和D/A轉(zhuǎn)換器的工作性能的技術(shù)指標(biāo)，可采用（ ）和轉(zhuǎn)換速度兩個(gè)參數(shù)描述。3當(dāng)七段

34、顯示譯碼器的輸出為高電平有效時(shí)，應(yīng)選用共（ ）極數(shù)碼管。4觸發(fā)器異步輸入端為低電平有效時(shí)，如果異步輸入端RD=1，SD=0，則觸發(fā)器直接置成（ ）狀態(tài)。5數(shù)字電路中，常用的脈沖波形產(chǎn)生電路是（ ）器。6幾個(gè)集電極開(kāi)路與非門(mén)（OC門(mén)）輸出端直接相連，配加負(fù)載電阻后實(shí)現(xiàn)（ ）功能。7對(duì)于D/A轉(zhuǎn)換器，其轉(zhuǎn)換位數(shù)越多，轉(zhuǎn)換精度會(huì)越 ( ) 。8若用二進(jìn)制代碼對(duì)48個(gè)字符進(jìn)行編碼，則至少需要 （ ）位二進(jìn)制數(shù)。9一個(gè)邏輯函數(shù)，如果有n個(gè)變量，則有（ ）個(gè)最小項(xiàng)。10十六路數(shù)據(jù)選擇器，其選擇控制輸入端有（ ）個(gè)。三、分析計(jì)算題（共32分）A2A1A0D0D1D2D3D4D5D6D7Sa1a0b1YYFF

35、174LS151b01八選一數(shù)據(jù)選擇器74LS151的真值表如下表，圖為由八選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，圖中a1a0、b1b0為兩個(gè)二位二進(jìn)制數(shù)，試列出電路的真值表，并說(shuō)明其邏輯功能。（10分）2寫(xiě)出下圖所示電路中各觸發(fā)器的驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出其狀態(tài)表、狀態(tài)圖、時(shí)序圖，并且分析電路的功能。(16分)3兩相脈沖產(chǎn)生電路如下圖所示，試畫(huà)出在CP作用下、的波形，并說(shuō)明、的相位差。設(shè)各觸發(fā)器的初始狀態(tài)為0。4圖示D/A轉(zhuǎn)換器。已知R=20K,Vref=20V；當(dāng)某位數(shù)為0，開(kāi)關(guān)接地，為1時(shí)，開(kāi)關(guān)接運(yùn)放反相端。試求（1）V0的輸出范圍；(2)當(dāng)D3D2D1D0=1110時(shí)，V0=？ D0D1D

36、2D3S0S1S2S3VrefRRR2R2R2R2R2RRvO+-四、設(shè)計(jì)題1舉重比賽中有A、B、C三名裁判，A為主裁，當(dāng)兩名或兩名以上裁判（必須包括A在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，才能認(rèn)為成功。（1）要求列真值表用與非門(mén)電路設(shè)計(jì)該邏輯電路。（2） 用74LS138芯片配合適當(dāng)?shù)拈T(mén)電路設(shè)計(jì)該邏輯電路。2試?yán)盟奈煌蕉M(jìn)制計(jì)數(shù)器74HCT161的清零計(jì)數(shù)功能設(shè)計(jì)一個(gè)24進(jìn)制計(jì)數(shù)器。3試?yán)?55定時(shí)器產(chǎn)生一個(gè)周期性的矩形脈沖信號(hào)，使其高低電平之比近似為7：3，振蕩頻率為1kHz，畫(huà)出實(shí)現(xiàn)電路圖，標(biāo)明參數(shù)關(guān)系。一、選擇題1234567891011121314151617181920BCCDDACBCBCBBBCAACDC二、填空題 1邏輯門(mén)電路；2轉(zhuǎn)換精度； 3陰；41；5多諧振蕩器；6線(xiàn)與；7高；86；92n；104三、分析計(jì)算題a0 b0 a1 b1F0 0 0 00