tlc2543詳細(xì)使用說(shuō)明

1、重金買(mǎi)的一篇好資料1 引言實(shí)驗(yàn)和工程實(shí)際中我們要進(jìn)行大量的數(shù)據(jù)處理。運(yùn)用單片機(jī)采集系統(tǒng)能很好的解決這些問(wèn)題?；镜牟杉到y(tǒng)一般由MCU,A/D,PC構(gòu)成 , MCU 是整個(gè)系統(tǒng)的核心 ,A/D 是數(shù)據(jù)的源頭 ,PC 是數(shù)據(jù)的歸宿地。 A/D 轉(zhuǎn)換器的選擇直接關(guān)系到采集精度是否理想?，F(xiàn)在TLC2543這款 A/D 轉(zhuǎn)換器運(yùn)用很廣泛。 TLC2543是 TI 公司的 12 位串行模數(shù)轉(zhuǎn)換器 , 使用開(kāi)關(guān)電容逐次 逼近技術(shù)完成 A/D 轉(zhuǎn)換過(guò)程。由于是串行輸入結(jié)構(gòu) , 能夠節(jié)省 51 系列單片機(jī) I/O 資源 ; 且價(jià)格適中, 分辨率較高。2 TLC2543的引腳排列及說(shuō)明(1) TLC2543 的

2、封裝形式TLC2543的封裝形式 :DB、DW或 N封裝以及 FN封裝 , 這兩種封裝的引腳的排列及說(shuō)明見(jiàn)圖 1。(2) TLC2543 的簡(jiǎn)要工作過(guò)程TLC2543的工作過(guò)程分為兩個(gè)周期:I/O周期和轉(zhuǎn)換周期。a) I/O周期I/O 周期由外部提供的I/O CLOCK定義 , 延續(xù) 8、12 或 16 個(gè)時(shí)鐘周期 , 決定于選定的輸出數(shù)據(jù)長(zhǎng)度。器件進(jìn)入I/O 周期后同時(shí)進(jìn)行兩種操作。l 在 I/O CLOCK的前 8 個(gè)脈沖的上升沿 , 以 MSB前導(dǎo)方式從 DATA INPUT 端輸入 8 位數(shù)據(jù)流到輸入寄存器。其中前 4 位為模擬通道地址 , 控制 14 通道模擬多路器從 11 個(gè)模擬輸

3、入和三個(gè)內(nèi)部測(cè)電壓中選通一路送到采樣保持電路 , 該電路從第 4 個(gè) I/O CLOCK脈沖的下降沿開(kāi)始對(duì)所選信號(hào)進(jìn)行采樣 , 直到最后一個(gè) I/O CLOCK脈沖的下降沿。 I/O 周期的時(shí)鐘脈沖個(gè)數(shù)與輸出數(shù)據(jù)長(zhǎng)度 ( 位數(shù) ) 同時(shí)由輸入數(shù)據(jù)的 D3、D2 位選擇為 8、12 或 16。當(dāng)工作于 12 或 16 位時(shí) , 在前 8 個(gè)時(shí)鐘脈沖之后 ,DATA INPUT無(wú)效。l 在 DATA OUT端串行輸出 8、12 或 16 位數(shù)據(jù)。當(dāng) CS保持為低時(shí) , 第一個(gè)數(shù)據(jù)出現(xiàn)在 EOC的上升沿。若轉(zhuǎn)換由 CS控制 , 則第一個(gè)輸出數(shù)據(jù)發(fā)生在 CS的下降沿。這個(gè)數(shù)據(jù)串是前一次轉(zhuǎn)換的結(jié)果 ,

4、在第一個(gè)輸出數(shù)據(jù)位之后的每個(gè)后續(xù)位均由后續(xù)的 I/O 時(shí)鐘下降沿輸出。b) 轉(zhuǎn)換周期在 I/O 周期的最后一個(gè) I/O CLOCK下降沿之后 ,EOC變低 , 采樣值保持不變 ,轉(zhuǎn)換周期開(kāi)始 , 片內(nèi)轉(zhuǎn)換器對(duì)采樣值進(jìn)行逐次逼近式A/D 轉(zhuǎn)換 , 其工作由與 I/O CLOCK同步的內(nèi)部時(shí)鐘控制。轉(zhuǎn)換完成后 EOC變高 , 轉(zhuǎn)換結(jié)果鎖存在輸出數(shù)據(jù)寄存器中 , 待下一個(gè) I/O 周期輸出。 I/O 周期和轉(zhuǎn)換周期交替進(jìn)行 , 從而可減小外部的數(shù)字噪聲對(duì)轉(zhuǎn)換精度的影響。3 接口時(shí)序可以用四種傳輸方法使TLC2543得到全 12 位分辯率 , 每次轉(zhuǎn)換和數(shù)據(jù)傳遞可以使用12 或 16 個(gè)時(shí)鐘周期。一個(gè)

5、片選 (CS)脈沖要插到每次轉(zhuǎn)換的開(kāi)始處, 或是在轉(zhuǎn)換時(shí)序的開(kāi)始處變化一次后保持為低, 直到時(shí)序結(jié)束。圖 2 顯示每次轉(zhuǎn)換和數(shù)據(jù)傳遞使用16 個(gè)時(shí)鐘周期和在每次傳遞周期之間插入的時(shí)序 , 圖 3 顯示每次轉(zhuǎn)換和數(shù)據(jù)傳遞使用16 個(gè)時(shí)鐘周期 , 僅在每次轉(zhuǎn)換序列開(kāi)始處插入一次時(shí)序。4 硬、軟件設(shè)計(jì)4.1硬件設(shè)計(jì)MAX3232為 RS-232收發(fā)器 , 簡(jiǎn)單易用 , 單+5V電源供電 , 僅需外接幾個(gè)電容即可完成從 TTL 電平到 RS-232 電平的轉(zhuǎn)換 ;AT89C52 為 51 系列的芯片 , 使用方便可靠。引腳排列如圖 4、圖 5 所示。硬件電路原理圖如下圖6 所示:在設(shè)計(jì)制作時(shí)要注意如下

6、3個(gè)問(wèn)題:(1) 電源去耦當(dāng)使用 TLC2543這種 12 位 A/D 器件時(shí) , 每個(gè)模擬 IC 的電源端必須用一個(gè) 0.1 F的陶瓷電容連接到地 , 用作去耦電容。在噪聲影響較大的環(huán)境中 , 建議每個(gè)電源和陶瓷電容端并一個(gè)10F的鉭電容 ,這樣能夠減小噪聲的影響。(2) 接地對(duì)模擬器件和數(shù)字器件, 電源的地線回路必須分開(kāi), 以防止數(shù)字部分的噪聲電流通過(guò)模擬地回路引入, 產(chǎn)生噪聲電壓 , 從而對(duì)模擬信號(hào)產(chǎn)生干擾。所有的地線回路都有一定的阻抗, 因此地線要盡可能寬或用地線平面 , 以減小阻抗 , 連線應(yīng)當(dāng)盡可能短 , 如果使用開(kāi)關(guān)電源 , 則開(kāi)關(guān)電源要遠(yuǎn)離模擬器件。(3) 電路板布線使用 TL

7、C2543時(shí)一定要注意電路板的布線 , 電路板的布線要確保數(shù)字信號(hào)和模擬信號(hào)隔開(kāi) , 模擬線和數(shù)字線特別是時(shí)鐘信號(hào)線不能互相平行 , 也不能在 TLC2543芯片下面布數(shù)字信號(hào)線。4.2 軟件編程單片機(jī)程序主要包括串行數(shù)據(jù)采集模塊“DATA_AD”和串行數(shù)據(jù)傳輸模塊“ RS232”, 調(diào)試所用到的顯示子程序在此略去。TLC2543的通道選擇和方式數(shù)據(jù)為8 位, 其功能為 :D7、D6、D5 和D4用來(lái)選擇要求轉(zhuǎn)換的通道,D7D6D5D4=0000時(shí)選擇 0 通道,D7D6D5D4=0001時(shí)選擇 1 通道 , 依次類(lèi)推 ;D3 和 D2用來(lái)選擇輸出數(shù)據(jù)長(zhǎng)度 , 本程序選擇輸出數(shù)據(jù)長(zhǎng)度為12 位

8、, 即 D3D2=00或D3D2=10;D1,D0選擇輸入數(shù)據(jù)的導(dǎo)前位 ,D1D0=00選擇高位導(dǎo)前。TLC2543在每次 I/O 周期讀取的數(shù)據(jù)都是上次轉(zhuǎn)換的結(jié)果, 當(dāng)前的轉(zhuǎn)換結(jié)果在下一個(gè)I/O 周期中被串行移出。第一次讀數(shù)由于內(nèi)部調(diào)整 , 讀取的轉(zhuǎn)換結(jié)果可能不準(zhǔn)確, 應(yīng)丟棄。( 這里只給出 A/D程序 )file:/TLC2543/ A/D 轉(zhuǎn)換用程序用 #define uchar unsigned char #define uint unsigned intC51編寫(xiě)。file:/=AD/采樣模塊=/sbit CLOCK =P11;sbit D_IN=P12;sbit D_OUT =P1

9、3;sbit _CS=P14;uint read2543(uchar port) file:/從/TLC2543 讀取采樣值,file:/形/ 參 port 是采樣的通道號(hào)uint data ad;uint data i;uchar data al=0,ah=0;CLOCK=0;_CS=0;for(i=0;i<8;i+) file:/前/8個(gè)CLOCKD_IN=(bit)(port&0x80);if(i<4)if (D_OUT) ah =0x01;ah<<=1;elseif(D_OUT) al =0x01;al<<=1;port<<=1;CLOCK=0;CLOCK=1;for (i=0;i<4;i+) file:/填/充4 個(gè)CLOCKif(D_OUT) al =0x01;al<<