上傳人：靚***

認(rèn)證信息

認(rèn)證類型：個人認(rèn)證

認(rèn)證主體：方**（實(shí)名認(rèn)證）

IP屬地：河北

IP屬地：河北 上傳時間：2022-03-11 格式：DOCX 頁數(shù)：4 大小：23.95KB 積分：12 舉報 版權(quán)申訴

1、本科生期末試卷（四）一、選擇題（每小題1分，共15分）1 運(yùn)算器的核心功能部件是（）。A數(shù)據(jù)總線BALUC狀態(tài)條件寄存器D通用寄存器2 某單片機(jī)字長32位，其存儲容量為4MB若按字編址，它的尋址范圍是（）。A1MB4MBC4MD1MB3 某SRAMK片，其容量為1Mx8位，除電源和接地端外，控制端有E和R/W#,該芯片的管腳引出線數(shù)目是（）。A20B28C30D324 雙端口存儲器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫ǎ?。A高速芯片B新型器件C流水技術(shù)D兩套相互獨(dú)立的讀寫電路5 單地址指令中為了完成兩個數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（）。A堆棧尋址方式B立即尋址方

2、式C隱含尋址方式D間接尋址方式6 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（）。A用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B用微程序計數(shù)器FC來產(chǎn)生后繼微指令地址C通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址D通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址7 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）。A每一條機(jī)器指令由一條微指令來執(zhí)行B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干條機(jī)器指令組成8 CPU中跟蹤指令后繼地址的寄存器是（）。A地址寄存器B程序計數(shù)器C指令寄存器

3、D通用寄存器9 某寄存器中的數(shù)值為指令碼，只有CPU的（）才能識別它。A指令譯碼器B判斷程序C微指令D時序信號10 為實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（）。A通用寄存器B堆棧C主存D外存11 采用DMAT式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（）的時間。A指令周期B機(jī)器周期C存儲周期D總線周期12 將IEEE1394串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的項是（）。A前者數(shù)據(jù)傳輸率高B前者數(shù)據(jù)傳送的實(shí)時性好C前者使用6芯電纜，體積小D前者不具有熱插拔能力13 下面陳述中，不屬于虛存機(jī)制要解決的問題項是（）。A調(diào)度問題B地址映射問題C替換與更新問題D擴(kuò)大

4、物理主存的存儲容量和字長14 進(jìn)程從運(yùn)行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（）。A被選中占有處理機(jī)時間B等待某一事件發(fā)生C等待的事件已發(fā)生D時間片已用完15 安騰處理機(jī)的一組指令中，可以并行執(zhí)行的指令是（）。AId8r1=r3Baddr6=r8,r9CSUBr3=r1,r4Daddr5=r3,r7二、填空題（每小題2分，共20分）1 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機(jī)器級、操作系統(tǒng)級、（匯編語言）級、（高級語言）級。2 十進(jìn)制數(shù)在計算機(jī)內(nèi)有兩種表示形式：（字符串）形式和（壓縮十進(jìn)制串）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)

5、算。3 一個定點(diǎn)數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（純小數(shù)）和（純整數(shù)）兩種表示方法。4 對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機(jī)采用多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器）、（主存儲器）、（外存儲器）。5 高級的DRA城片增強(qiáng)了基本DRAM勺功能，存取周期縮短至20ns以下。舉出三種高級DRAM&片，它們是（FPM-DRAM）、（CDRAM）、（SDRAM）。6 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（完善性）、（有效性）、（規(guī)整性）、（兼容性）四大類指令。7 機(jī)器指令對四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（地址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）

6、型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。8 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器IR）,指示下一條指令地址的寄存器是（程序計數(shù)器PC），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄存器DR）和（通用寄存器）。9 虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實(shí)現(xiàn)（存儲區(qū)域）保護(hù)。10 安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（“if-then-else”）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（順序/并行）代碼，避免了錯誤預(yù)測分支而付出的代價。三、簡答題（每小題8分，共16分）1 PCI總線中三種橋的名稱是什么？簡述其功能。解：PCI總線中三種橋的名稱分別是HOS總線/PCI橋（簡稱HOST#）、PCI/PCI

7、橋和PCI/LEGACY總線橋。橋是一個總線轉(zhuǎn)換部件，可把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同一份地址表。橋有信號的緩沖能力和信號電平轉(zhuǎn)換功能。它還可以完成規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存化、裝拆數(shù)據(jù)分組等2 安騰處理機(jī)采用的6種增強(qiáng)并行性功能的技術(shù)措施是什么？解：1.顯示并行指令計算技術(shù)2 .超長指令字技術(shù)3 .分支推斷技術(shù)4 .推測技術(shù)5 .軟件流水技術(shù)6 .寄存器堆棧技術(shù)四、證明題(12分)設(shè)|x|(2n-1),|y|(2n-1),|x+y|(2n-1)求證：x補(bǔ)+y補(bǔ)=僅+y補(bǔ)(mod2n+1)五、計算題(10分)設(shè)存儲器容量為64M字，字長為64

8、位，模塊數(shù)m=&分別用順序和交叉方式進(jìn)行組織。存儲周期T=100ns,數(shù)據(jù)總線寬度為64位，總線傳送周期=50nso求：順序存儲器和交叉存儲器的帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m=8個字的性息總量都是Q=64bx8=512b順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=8x100ns=8x10A-7st1=T+(m-1)t=100ns+7x50ns=4.5x10A-7s順序存儲器和交叉存儲器的帶寬分別是：W2=q/t2=512b/(8x10A-7)s=640Mb/sW1=q/t1=512b/(4.5x10A-7)s=1137.8Mb/s六、分析題（12分）一種二進(jìn)制RS型32位的指令結(jié)構(gòu)如下:其中OP為操作碼字段，X為尋址模式字段，D為偏移量字段，其尋址模式定義為有效地址E算法及說明列表如下：請寫出6種尋址方式的名稱。解：1.直接尋址方式2 .相對尋址方式3 .變址尋址方式4 .基址尋址方式5 .間接尋址方式6 .寄存器間接尋址方式七、設(shè)計題（15分）CPU的數(shù)據(jù)通路如圖1所示。運(yùn)算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSVW狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR0表示讀出R0寄存器，SR