頻率合成器的設(shè)計與制作匯總

1、頻率合成器的設(shè)計與制作這次課程設(shè)計的主要內(nèi)容是頻率合成器的設(shè)計與制作，首先了解什么是頻率合成器。它有哪幾個部分組成，哪些參數(shù)對它的技術(shù)指標(biāo)有影響，然后是選擇元器件，搭試電路，排版安裝，測試數(shù)據(jù)，分析結(jié)果。隨著通信、雷達、宇航和遙控遙測技術(shù)的不斷發(fā)展，對頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率的個數(shù)提出越來越高的要求。為了提高頻率穩(wěn)定度，經(jīng)常采用晶體振蕩器等方法來解決，但它不能滿足頻率個數(shù)多的要求，因此，目前大量采用頻率合成技術(shù)。頻率合成器：通過對頻率進行加、減、乘、除的運算，可從一個高穩(wěn)定度和高準(zhǔn)確度的標(biāo)準(zhǔn)頻率源，產(chǎn)生大量的具有同一穩(wěn)定度和準(zhǔn)確度的不同頻率。頻率合成的方法很多，大致可分

2、為直接合成法和間接合成法倆種。直接合成法是通過倍頻器、分頻器、混頻器對頻率進行加、減、乘、除運算，得到各種所需頻率。直接合成法的優(yōu)點是頻率轉(zhuǎn)換時間短，并能產(chǎn)生任意小的頻率增量。但它也存在一些不可克服的缺點，用這種方法合成的頻率范圍將受到限制。更重要的是由于大量的倍頻，混頻等電路，就要有不少濾波電路，使合成器的設(shè)備十分復(fù)雜，而且輸出端的諧波、噪聲及寄生頻率難以抑制。而間接合成法就是利用鎖相環(huán)路的窄帶跟蹤特性來得到不同的頻率。頻率合成器是從一個或多個參考頻率中產(chǎn)生多種頻率的器件。它在信息通信方面得到了廣泛的應(yīng)用，并有新的發(fā)展。頻率合成器的核心組成是鎖相環(huán)路（PLL）。鎖相的意義是一種相位負反饋控制

3、系統(tǒng)，它利用相位的穩(wěn)定來實現(xiàn)頻率鎖定，即“鎖相”。控制電路是利用反饋原理實現(xiàn)對自身的調(diào)節(jié)與控制。AGCAFCPLL分別對交流信號的三個參數(shù)振幅、頻率、相位進行自動控制。能夠完成兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)叫做鎖相環(huán)，簡稱PLL實現(xiàn)鎖相的方法稱為“鎖相技術(shù)”。鎖相環(huán)路廣泛應(yīng)用于廣播通信、頻率合成、自動控制及時鐘同步等技術(shù)領(lǐng)域。這里首先對鎖相環(huán)路作一個簡單介紹。9.1 鎖相環(huán)路的基本組成及工作原理9.1.1 鎖相環(huán)路的基本組成鎖相環(huán)路的基本組成框圖如圖9.1.1所示。鎖相環(huán)主要由鑒相器（PD、環(huán)路濾波器（LF）和壓控振蕩器（VCQ三部分組成，其中，PD和LF構(gòu)成反饋控制器，而VCCM是它的

4、控制對象。鑒相器（PD）實現(xiàn)相位差一一電壓的轉(zhuǎn)換。將鑒相器替代AFC系統(tǒng)中的鑒頻器就得到鎖相環(huán)路的方框圖。鑒相器（鑒相器）（PD、壓控振蕩器（VCO。低通濾波器三部分組成，如圖1所示。誤差電壓叩3低通濾波器控制電壓Vd輸入信號Y0圖9.1.1鎖相環(huán)路的基本組成框圖壓控振蕩器的輸出Uo接至鑒相器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于鑒相器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較，比較結(jié)果產(chǎn)生的誤差輸出電壓Ud正比于Ui和Uo兩個信號的相位差，經(jīng)過低通濾波器濾除高頻分量后，取出其中緩慢變化的直流或低頻電壓分量uc(t)作為控制電

5、壓。顯然，平均值電壓uc(t)將隨著相位差的變化作相應(yīng)的變化。而uc(t)加到VCO勺控制輸入端，從而控制VCO勺振蕩頻率，朝著減小VCCtt出頻率和輸入頻率之差的方向變化，于是uo(t)與ui(t)的相位差不斷減小，最終可能等于某一較小的恒定值，即二者的相位被“鎖定”。容易理解，當(dāng)相位被鎖定后，輸入信號頻率面與輸出信號頻率仍。必然相等。兩相位差保持恒定(即同步)稱作相位鎖定。注意：環(huán)路鎖定后，相位差不可能為零，否則就沒有控制量。下面通過電路仿真來討論鎖相環(huán)路的各部分工作原理。.鑒相器(PD鑒相器：用來檢測輸出信號uo(t)與輸入信號ui(t)之間的相位差，并轉(zhuǎn)化為誤差電壓ud(t)有兩個輸入

6、一個是環(huán)路的輸入信號ui(t),另一個是VCO勺輸出信號uo(t)一個輸出是與輸入信號ui(t)相位差成比例的誤差電壓ud(t)舉例：用模擬乘法器來實現(xiàn)鑒相器的功能?？稍O(shè)輸出電壓和輸入電壓分別為uo(t)=Uomcosotui(t)=Uimsinit+ud(t)=Kuo(t)ui(t)=KUomcosotUimsinit=1/2KUomUimsin(o+i)t+sin(i-o)t第一項為高步分量，不能通過低通濾波器則ud(t)=1/2KUomUimsin(i-o)t令(-0o)t=0e(t)kd=1/2KUomUim為鑒相靈敏度。貝Uud(t)=kdsin0e(t)鑒相特性如下圖：由于模擬乘法

7、器構(gòu)成的鑒相器的ud與達的關(guān)系是正弦型的，所以這種鑒相器又稱為正弦型鑒相器。在實際工作中，0e很小，當(dāng)8e300時sin0e=0e則ud(t)=kd0e(t)鑒相器輸出電壓ud與兩輸入信號之間的相位差ee有關(guān)，且當(dāng)日e約在-300到300范圍內(nèi)，ud和ee的關(guān)系才近似為線性的，.環(huán)路濾波器(LF)環(huán)路濾波器是一個低通濾波器，它對環(huán)路的正常工作有重大影響，因此它也是鎖相環(huán)路中的一個基本環(huán)節(jié)。圖9.1.3所示為一簡單RC低通濾波器。環(huán)路濾波器的作用是把鑒相器輸出電壓中的高頻分量及干擾雜波抑制掉，而讓鑒相器輸出電壓中的低頻分量或直流分量通過。圖9.1.4所示電路為較常用的濾波器，一般R2AfH時，環(huán)

8、路將不能跟蹤。一般有AfHAAfP。由于鎖相環(huán)路具有自動跟蹤特性，所以它相當(dāng)于一高頻窄帶濾波器，不但能濾除噪聲和干擾，而且能跟蹤輸入信號的載頻變化，可以從有噪聲背景的輸入已調(diào)波信號中提取出純凈的載波。9.2數(shù)字式鎖相環(huán)路CD404前介模擬鎖相環(huán)路適合于工作頻率較高、頻率變化范圍較小的情況，因為若工作頻率太低，則濾波器不能有效分離差頻與和頻信號、以及高次諧波信號；同時由于正弦型鑒相器的線性動態(tài)范圍較小，若頻率變化范圍較大，則鑒相器不能產(chǎn)生有效的跟蹤信號，從而無法實現(xiàn)鎖相環(huán)路的鎖定。鎖相環(huán)路中若鑒相器采用數(shù)字式鑒相器，則稱為數(shù)字式鎖相環(huán)路。數(shù)字式鎖相環(huán)路的工作頻率范圍寬，若其VCCM用RC型振蕩器

9、，則工作頻率最低可達幾HZ以下。常用的數(shù)字式鎖相環(huán)路有CD4046MC145152MC145156?。下面對CD4046f乍一個簡單介紹。CD4046是通用的CMO頷相環(huán)集成電路，屬于低頻鎖相環(huán)路。其特點是電源電壓范圍寬（為3V18V）,輸入阻抗高（約100MD）,動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600洶屬微功耗器件。圖2是CD4046的弓I腳排歹U,采用16腳雙列直插式，各引腳功能如下：圖9.2.1所示為CD4046的內(nèi)部功能框圖和構(gòu)成鎖相頻率合成器時的外圍元件連接圖。芯片內(nèi)含有一個低功耗、高線性VCO兩個工作方式不同的鑒相器PDI和PDII,A1為PDI和PDII的公用輸入

10、基準(zhǔn)信號放大器，源跟隨器A2與VC編入端相連是專門作FMS調(diào)輸出之用的，此外還有一個6V左右的齊納穩(wěn)壓管。5腳為VC以止端，高電平時VCOJ振。CD4046的1腳為鎖定指示，高電平表示環(huán)路鎖定。2腳鑒相器I的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的地和正端9腳壓控振蕩器的控制端10腳解調(diào)輸出端，用于FM軍調(diào)。11、12腳外接振蕩電阻。13腳鑒相器II的輸出端。14腳信號輸入端。15腳內(nèi)部獨立的齊納穩(wěn)壓管負極IH-齊納錯壓管L-圖9.2.1CD4046的內(nèi)部組成框圖是CD4046內(nèi)部電原理框圖，

11、主要由鑒相器I、H、壓控振蕩器（VCO、線性放大器、源跟隨器、整形電路等部分構(gòu)成。鑒相器I采用數(shù)字邏輯異或門結(jié)構(gòu)，當(dāng)兩個輸人端信號Ui、Uo的電平狀態(tài)相異時（即一個高電平，一個為低電平），輸出端信號UF為高電平；反之，Ui、Uo電平狀態(tài)相同時（即兩個均為高，或均為低電平），UW輸出為低電平。由于CMOS1輸出電平在0VD應(yīng)間變化。所以只要用簡單的積分電路就可以取出平均電平，因而使鎖項環(huán)路的捕捉范圍加大。該鑒相器主要應(yīng)用在調(diào)頻波的解調(diào)電路中。從鑒相器I的輸入和輸出信號的波形（如圖4所示）可知，其輸出信號的頻率等于輸入信號頻率的兩倍，并且與兩個輸入信號之間的中心頻率保持90相移。對鑒相器I,它要求

12、Ui、Uo的占空比均為50%（即方波），這樣才比較I輸入ri口比較器工輸出nnnn能使鎖定范圍為最大。皿輸入圖4鑒相器II是一個由信號的上升沿控制的數(shù)字存儲網(wǎng)絡(luò)。由于數(shù)字鑒相器僅在ui和uv的上跳邊沿起作用，因而該鑒相器能接收任意占空比的輸入脈沖，即非常窄的脈沖。它對輸入信號占空比的要求不高，允許輸入非對稱波形，它具有很寬的捕捉頻率范圍，而且不會鎖定在輸入信號的諧波。它提供數(shù)字誤差信號和鎖定信號（相位脈沖）兩種輸出，當(dāng)達到鎖定時，在鑒相器II的兩個輸人信號之間保持0相移。對鑒相器II而言，當(dāng)14腳的輸入信號比3腳的比較信號頻率低時，輸出為邏輯0；反之則輸出邏輯1。如果兩信號的頻率相同而相位不同

13、，當(dāng)輸人信號的相位滯后于比較信號時，鑒相器II輸出的為正脈沖，當(dāng)相位超前時則輸出為負脈沖。在這兩種情況下，從i腳都有與上述正、負脈沖寬度相同的負脈沖產(chǎn)生。從鑒相器II輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當(dāng)兩個輸入脈沖的頻率和相位均相同時，鑒相器n的輸出為高阻態(tài)，則1腳輸出高電平。上述波形如圖5所示。由此可見，從1腳輸出信號是負脈沖還是固定高電平就可以判斷兩個輸入信號的情況了。PDII可以使uv和ui嚴格同步，它常被應(yīng)用在鎖相頻率合成器中。采用PDII的鎖項環(huán)其鎖定范圍等于捕捉范圍，與環(huán)路濾波器關(guān)系不大。Ui(fi)_J1_FL_H_TL_n_FLu(f)_n_nn_n

14、n_tlUdJ!_J_U-1Ui超前UvUi滯后UvUi與Uv同步圖5CD4046鑒相器PDII的輸入與輸出波形CD404暇相環(huán)采用的是RC型壓控振蕩器，必須外接電容C1和電阻R1作為充放電元件。當(dāng)PLL對跟蹤的輸入信號的頻率寬度有要求時還需要外接電阻R2由于VCB一個電流控制振蕩器，對定時電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO勺振蕩頻率亦正比于該控制電壓。當(dāng)VCO空制電壓為0時，其輸出頻率最低；當(dāng)輸入控制電壓等于電源電壓VDD寸，輸出頻率則線性地增大到最高輸出頻率。VCCB蕩頻率白范圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成，故它的輸出波形是對稱方波

15、。一般規(guī)定CD4046勺最高頻率為1.2MHz(VDD=15V)若VDD10kC時。f0與Ud基本呈直線性關(guān)系。VCO勺fomin與Ct及R4的關(guān)系可用圖9.2.3所示曲線表示。由圖中可知，若已知fomin、VDD且確定R4以后，就可以從圖中曲線查得所需Ct值。圖9.2.3fomin與Ct及R4的關(guān)系當(dāng)Ud=VDD寸，VCOt持在最高振蕩頻率fomax.VDD-UGSfomax=fomin8R3ct（9.2.2）已知fomin、fomax和Ct以后，就可以由（9.2.2）中求得R3值實踐中，為微調(diào)f0的范圍，R3往往采用一只固定電阻和一只可調(diào)電阻相串聯(lián)。9.3鎖相環(huán)頻率合成器的組成與工作原理數(shù)

16、字鎖相環(huán)頻率合成器又分為直接式鎖相環(huán)頻率合成器和吞食脈沖式鎖相環(huán)頻率合成器。如圖6.4所示是一個典型的直接式鎖相環(huán)頻率合成器的原理圖。它由參考振蕩源、參考分頻器、鎖相環(huán)三部分組成。圖6.4直接式鎖相環(huán)頻率合成器原理國其中的鎖相環(huán)與普通鎖相環(huán)不同的是，它在VCO勺輸出端和鑒頻器的輸入端之間的反饋回路中加入了一個可變分頻器。如圖所示，高穩(wěn)定度的參考振蕩源信號經(jīng)R次分頻后，得到頻率為fR的參考脈沖信號。同時壓控振蕩器的輸出經(jīng)N次分頻后得到頻率為fN的脈沖信號，兩個脈沖信號在鑒相器進行相位比較。當(dāng)環(huán)路處于鎖定狀態(tài)時，則有輸出信號：f0=NfN=NfR顯然，只要改變分頻比N,即可實現(xiàn)輸出不同頻率的f0的

17、目的，從而實現(xiàn)了由fR合成f0的目的。在該電路中，輸出頻率點間隔f=fR。直接式頻率合成器的結(jié)構(gòu)較簡單，常用CD404既實現(xiàn)。2.吞脈沖式頻率合成器在實際應(yīng)用中，特別在超高頻工作的情況下，為降低N分頻器的輸入頻率，通常在N分頻器與壓控振蕩器之間插入高速前輅分頻器(+P)(采用ECL工藝制造)。顯然此時頻率關(guān)系為fo=NPfR,頻點間隔為PfR。為了在給定的頻段內(nèi)合成更多的離散頻率，需減小上述方案之頻率點間隔PfR。為此，在實際通信設(shè)備中通常采用雙模前輅分頻器(+P/(P+1)和含有吞食計數(shù)器的可編程分頻器。其構(gòu)成框圖如圖9.3.2所示，一般稱它為吞脈沖式PLL頻率合成器。在該方案中，通常N計數(shù)

18、(分頻)器的級數(shù)大于A計數(shù)器的級數(shù)，即NA。在計數(shù)循環(huán)開始時，當(dāng)模式控制信號MC=0前輅分頻比為P+1。由于ZA計數(shù)器同時開始計數(shù)，A先計滿，共計了A(P+1)。同時使輸出使模式控制邏輯狀態(tài)變?yōu)镸C=1前輅分頻比變?yōu)樗戎钡絅計數(shù)器計滿，輸出將模式控制邏輯重輅成MC=0犬態(tài)。N計數(shù)器計了P(N-A)這樣，計數(shù)鏈路的總分頻比是：N-A(P+1)+P(N-A)=PN+A輸出頻率為f0=(PN+AfR=PNfR+AfR可見頻率范圍擴展了P倍，而頻率間隔仍然保持為較小的fR。吞脈沖式頻率合成器的主要產(chǎn)品有MC145152MC14515情，除了VCOLF以及雙模前輅分頻器需外接外，此類集成鎖相環(huán)路包含其它

19、所有的組成部分，因此實際應(yīng)用時并不復(fù)雜。頻率控制編碼圖9.3.2吞脈沖式頻率合成器組成框圖9.4頻率合成器的設(shè)計與制作試用CD404解口中小規(guī)模集成電路設(shè)計并制作一頻率合成器，指標(biāo)要求如下：(1)輸出頻率范圍：fo=1kHz99kHz;(2)頻率間隔：Af=1kHz;(3)基準(zhǔn)頻率采用晶體振蕩頻率，頻率穩(wěn)定度應(yīng)優(yōu)于10-4;(4)數(shù)字顯示頻率；(5)頻率調(diào)節(jié)采用計數(shù)方式。解：設(shè)計與制作步驟如下：(1)由于工作頻率較低，可選擇直接式頻率合成方案。根據(jù)要求，選擇頻率合成器電路設(shè)計方案如圖9.4,1所示。(2)電路設(shè)計及元器件選擇集成鎖相環(huán)路PLL及振蕩器外接元件根據(jù)要求，集成鎖相環(huán)路選為CD404

20、6它包含PD和VCQ最高工作頻率為4MHz滿足設(shè)計要求。CD404鈉內(nèi)部組成框圖及外接元件電路如圖9.4,2所示。作為頻率合成器時，3、4端之間應(yīng)插入可變分頻器No根據(jù)設(shè)計要求，有fomax=99kHz,fomin=1kHz,參考振蕩器參考分頻器（下）fR*PDLFVCO數(shù)碼顯一.四小命顯示譯碼器可變分頻器（+N）分頻比控制計數(shù)器計數(shù)脈沖f0圖9.4.1直接式頻率合成器設(shè)計方案CD404汕部的VCB一個電流控制型振蕩器，查資料，其振蕩頻率與控制電壓Ud的關(guān)系.Ud-UGSVDD一2UDSfo_8R3G8RCt式中VG勛耗盡型NMOS極管的源柵間導(dǎo)通壓降，約0.5v左右,VDS為耗盡型PMOST

21、的漏源飽和壓降，約為1V左右。式（9.2.1）中的第二項為常數(shù)項，也就是VCO勺最低振蕩頻率fomin。Vdd-2UDSFomin=-DDDS8R4GVDD=5V取Ct=100PF,如f=1KHZ,則R4=3.3MQ，但VCO率范圍應(yīng)小于1KHZ取R4=22地。VCO勺最高振蕩頻率foax。當(dāng)Ud=VDD寸，VCO隹持在最高振蕩頻率fomaxVDD-Ugsfomax二_fomin8R3G由式（9.2.2）可得:R3=VDD-UGS8ct(fomax-fomin)5-0.5810010,2(991)103=58(kQ)參考頻率fR由設(shè)計要求Af=1kHz應(yīng)選fR=Af=1kHz。環(huán)路濾波器LF設(shè)

22、環(huán)路濾波器的上限截止頻率為fH,從濾波的角度考慮，應(yīng)有fR=(510)fH。若選簡單R。氐通濾波器，則有:取fR=lxi03=10fH=10/(2nRC),則RC=1/(200n)=1.6(m。取C=0.033NF,貝UR-48.48(kC)。取R1=51。這里選RC比例積分濾波器彳環(huán)路濾波器，R2R1參考振蕩器與參考分頻器RXTAL1圖9.4.3參考振蕩器電路（仿真電路）參考振蕩器電路提供一個頻率穩(wěn)定的、準(zhǔn)確的4MHZ勺方波信號。振蕩器電路選用晶體振蕩電路，不使電路具有更高的Q值，以提高頻率的穩(wěn)定性。又由于COMSI路輸入阻抗極高，選用COM的非門構(gòu)成參考振蕩器。為適應(yīng)低電壓工作條件，采用7

23、4HC系列。電路如圖所示。Rf為反饋電阻，它的作用是保證在靜態(tài)時，非門U1能工作在其電壓傳輸特性的轉(zhuǎn)折區(qū)一線性放大區(qū)，構(gòu)成使反相器成為具有很強放大能力的放大電路，Rf常取10-100MG,較高的反饋電阻有處于提高振蕩頻率的穩(wěn)定性，選Rf=22M。晶體、C1、C2構(gòu)成兀型選頻反饋網(wǎng)絡(luò)，電路只能在晶體諧振頻率處產(chǎn)生振蕩，反饋系數(shù)由C1、C2之比決定。根據(jù)晶體外接電容的要求，可選C1=C2=24pF晶體XTAL的頻率選4.096MHZ該頻率點附近的頻率穩(wěn)定度較高）。即U1與Rf、晶體、C1、C2構(gòu)成電容三點式振蕩電路，產(chǎn)生一個近似正弦波的波形。U2是整形緩沖用反相器，經(jīng)U2整形后，輸出變?yōu)榫匦尾ǎ?/p>

24、時U2可以隔離負載對振蕩電路的影響。1234567891011121314A1B1Y1A2B2Y2GND)Y3B3A4Y4B4A4VDD1411211108914&25U1A3674HC00D74HC00DU1B81074HC00DU1C1213U1D1174HC00D74HC001C1C2.參考分頻器電路作用：分頻器電路將4MHZ勺方波信號分頻后得到的1KHz波信號?，F(xiàn)在要將4MHz勺參考振蕩頻率分頻為1kHz,因此分頻比R=4000通常實現(xiàn)分頻器的電路是計數(shù)器電路，選74L390為參考分頻器。74L390是一個雙十進制、二、五十進制計數(shù)器。邏輯圖如下74l3901CR從邏輯圖可以看出，有兩

25、個相互獨立的的十進制計數(shù)器。計數(shù)脈沖由1CP崎入，1QA輸出，構(gòu)成一位二進制計數(shù)器，計數(shù)脈沖由1CPB輸入，1QB1QC1Q詢出，構(gòu)成五進制計數(shù)器，CPACPB二進制計數(shù)器和五進制計數(shù)器的時鐘輸入端，下降沿有效。為異步計數(shù)器，時鐘輸入端互不相連。CR為異步清零端，高電平有效。為實現(xiàn)十進制計數(shù)器，就將二進制計數(shù)器和五進制計數(shù)器串接，即1QAW1CPB|f連。（兩個計數(shù)器級連后容量是級連前的兩個容量之積。）連線圖一,I丁r16151413121110974L390123456784MHz400KHzIJLU，四進制00000101001L100并不出現(xiàn)，Qd=1的同時，異步清零可畫時序圖分析。QC

26、率是的CP率的1/4,從QCS出。.分頻比控制計數(shù)器用來產(chǎn)生可變分頻器所需要的分頻比N。選用1片74L390（含兩級十進制計數(shù)器）構(gòu)成頻率調(diào)節(jié)電路，另用一開關(guān)電路來控制計數(shù)脈沖的通斷。另外，通常使用的開關(guān)是由機械觸點實現(xiàn)開關(guān)的閉合和斷開，由于機械觸點存在彈性，閉合后會產(chǎn)生反彈，為了得到穩(wěn)定的信號，增加消抖動電路。(用RS觸發(fā)器構(gòu)成)當(dāng)開關(guān)打向F時，rd(5)為高電平，sd(1)通過開關(guān)觸點接地，為低電平，輸出端Q為高電平，即使開關(guān)反彈，使樂=1,但R=sd=1,輸出狀態(tài)Q保持不變。即輸入有抖動，輸出為穩(wěn)定的一片74LS00來構(gòu)成消抖動電路。74LS00管腳排列與74HC00G-樣個位和十位的輸

27、出的數(shù)據(jù)分別作為可變分頻器個位和十位的輸入信顯示電路顯示電路用來顯示輸出頻率數(shù)值，由于fi=1KHzN分頻f0=Nfi=N,因此分頻比N即為此數(shù)值（單位：kHz）,故可將可變分頻器初始值數(shù)據(jù)作為譯碼器輸入數(shù)據(jù)。分頻比控制計數(shù)器個位和十位輸出的數(shù)據(jù)同時也是譯碼器的輸入數(shù)據(jù)。顯示器件選用LEW陰極數(shù)碼管，譯碼器選用CD4511CD4511是輸出高電平有效的CMO顯示譯碼器，其輸入為8421BCD碼，可驅(qū)動共陰極數(shù)碼管，可鎖存并將BC刑譯成LED所需的邏輯關(guān)系。能提供25mA勺電流，被廣泛用于各種儀器儀表中。U1U254511BD1312111091514ABCDESEVEN_SEG_COM_K共要兩片，一片顯示個位一片顯示十位。5EL為鎖存極，當(dāng)EL=0,即低電平，輸出與輸入有關(guān)。當(dāng)EL=1,即高電平，輸出不變。Lt為試燈極，低電平有效，當(dāng)LT=0,所有筆畫全亮。BL為滅燈極，低電平有效，當(dāng)BL=0,所有筆