數(shù)字電子技術(shù)基礎(chǔ)唐競新時序邏輯電路

1、第五章 時序邏輯電路 時序邏輯電路的分析方法 常用時序電路（寄存器，計數(shù)器，順序脈沖 發(fā)生器等）原理及應(yīng)用 時序邏輯電路設(shè)計方法5.1 概述一、特點、模型及功能描述 特點：電路輸出不僅和輸入量有關(guān)， 還取決于電路的狀態(tài)量 模型： 功能描述： 狀態(tài)轉(zhuǎn)換圖、時序圖、狀態(tài)表 :IC 功能表邏輯符號(,)nZF X Y()nZF Y(Mealy 米勒）Moore（莫爾）二、本章內(nèi)容 同步和異步計數(shù)器電路的分析方法 常用計數(shù)器電路原理和應(yīng)用 同步時序電路的設(shè)計三、時序邏輯電路的功能分析1、同步計數(shù)器功能分析舉例 電路由三個下降沿觸發(fā)的J-KFF組成，分析電路功能，畫出完整的狀態(tài)轉(zhuǎn)換圖 寫出FF的驅(qū)動方程

2、，輸出方程 狀態(tài)轉(zhuǎn)換表0011JKQ1010JQKQ2020JQKQ210ZQ Q Q0 1 1 0 1 1 0 10 0 1 1 0 1 1 00 1 1 1 0 0 0 1 210Q Q Q1234567cpcpcpcpcpcpcp210Q Q Q1 0 00 0 1 完整的狀態(tài)轉(zhuǎn)換圖 畫時序圖 結(jié)論：電路為同步能自啟動的六進(jìn)制計數(shù)器000100001010011110111101/0/0/0/0/0/0/1/0501765432576132210/Q QQcp Z012cpQQQ2、異步計數(shù)器電路功能分析各FF驅(qū)動方程 0201JQK1111JK21021JQQK012 cp cp0FF

3、FF QFF觸發(fā)觸發(fā)觸發(fā) 各FF時鐘方程 列狀態(tài)轉(zhuǎn)換表0FFcpcp10FFcpQ2FFcpcp0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 210Q Q Q12345cpcpcpcpcp210Q Q Q1 0 11 1 11 1 00 1 00 0 00 1 0 畫完整的狀態(tài)轉(zhuǎn)換圖 結(jié)論：電路為異步能自啟動的五進(jìn)制計數(shù)器1111011101000110100010005.2 常用時序邏輯電路 寄存器、計數(shù)器、順序脈沖發(fā)生器等一、寄存器一、寄存器 簡單數(shù)據(jù)寄存器、移位寄存器、簡單數(shù)據(jù)寄存器、移位寄存器、寄存器陣列、存儲器寄存器陣列、存儲器RAM、電荷耦合、電荷耦合器件

4、器件CCD（動態(tài)移位寄存器）等。（動態(tài)移位寄存器）等。3030cpcpDDQQ ：數(shù)碼輸入端 ：數(shù)碼輸出端：觸發(fā)時鐘， 上升沿觸發(fā)CLR ：清零端，低電平有效1、典型數(shù)據(jù)寄存器2、典型移位寄存器、典型移位寄存器 單向移動（右移）單向移動（右移）雙向移動1M 0M 右移左移功能0 00 101 1保持右移左移預(yù)置21M M六上升沿DFF八D型鎖存器四位雙向移位寄存器74LS17474LS37474LS1943、常用IC介紹21M M100Q送入 保持2101M M211M M10D送入 置入數(shù)1Q送入 左移SRD 送入 右移2,1217419400LSM MM M部分電路方式控制端4、寄存器應(yīng)用

5、舉例 8D鎖存器74LS374構(gòu)成雙向總線驅(qū)動器121cpcpCCCVVABV 控制信號 ，作用下，數(shù)據(jù)自 向 方向傳送。 0，作用下，數(shù)據(jù)從B向A方向傳送。74LS3742 四位雙向移位寄存器74LS194構(gòu)成八位雙向移動寄存器兩片74LS194構(gòu)成八位雙向移位寄存器二、計數(shù)器分類： 按進(jìn)制數(shù)（計數(shù)長度）：二進(jìn)制、十進(jìn)制、N進(jìn)制 按碼制分： 8421碼，循環(huán)碼，2421(A), 按數(shù)值增減：加法，減法，可逆 按觸發(fā)同步方式：同步，異步兩類 1、二進(jìn)制計數(shù)器 （1）異步二進(jìn)制計數(shù)器DFFT FF0FFcpcp1FF0cpQ2FF1cpQ0cpFF 在10QFF 在21QFF 在翻轉(zhuǎn)翻轉(zhuǎn)翻轉(zhuǎn)三位

6、二進(jìn)制加法計數(shù)1765432802c pQQ1Q時序圖012345670 sssssssssDFFT FF0FFcpcp1FF0cpQ2FF1cpQ0cpFF 在10QFF 在2FF1在Q翻轉(zhuǎn)翻轉(zhuǎn)翻轉(zhuǎn)三位二進(jìn)制減法計數(shù)1765432802c pQQ1Q時序圖076543210 sssssssss異步二進(jìn)制計數(shù)器規(guī)律： 各FF接成 . 時鐘方程T FF0(cp)iFFFFcpcp除外上升沿觸發(fā)下降沿觸發(fā)加法計數(shù)減法計數(shù)iFFcp觸發(fā)器計數(shù)方式1iFFicpQ1iFFicpQ1iFFicpQ1iFFicpQ（2）同步二進(jìn)制計數(shù)器 三位二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表 cp 0 1 2 3 4 5 6 7

7、2Q1Q0Q 0 0 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1012304567sssssssssis010210010cp1 n-2n-1ii=0FFFFQFFQ QQQ QT=Q012為T FF,在作用下翻轉(zhuǎn)為TFF,在由1變?yōu)?時翻轉(zhuǎn)為TFF,在由1變0時翻轉(zhuǎn)考慮用TFF實現(xiàn)電路時 T T T對于多位二進(jìn)制加法電路，有用J-KFF 實現(xiàn)三位二進(jìn)制加法電路 同步二進(jìn)制減法計數(shù)器， 在cp的作用翻轉(zhuǎn)， 應(yīng)在 情況下，cp到達(dá)時翻轉(zhuǎn)， 則在 、 均為0情況下，cp到達(dá)時翻轉(zhuǎn)，有0FF1FF2FF00Q 0Q1Q0101101TTQTQQ210nni

8、iTQ . .2、十進(jìn)制計數(shù)器 （1）同步十進(jìn)制計數(shù)器 在同步十六進(jìn)制基礎(chǔ)上 同步十 進(jìn)制計數(shù)器 3Q2Q1Q0Q01SS10S9S.0 0 0 00 0 0 11 0 0 11 0 1 01001091013 從cp 到cp 作用后，兩者的不同在于： FF由0變 及 保持 FF由1保持 ，及1變31()()KJ 四位二進(jìn)制2,FF FF0與驅(qū)動方程不變，仍為011K0J10210Q QKQ Q2J3010Q QKQ1J210Q Q Q3J321030KQ QQQ Q3,FF FF1與驅(qū)動方程為J1330FF的 修正，F(xiàn)F的K修正令P=Q Q103030321021030JPQQ QQ QKQ

9、 QQPQ QQQ Q0Q 同步十進(jìn)制加法計數(shù)器電路（2）異步十進(jìn)制計數(shù)器 用合成法實現(xiàn)框圖 采用二進(jìn)制計數(shù)器的輸出信號作為五進(jìn)制計數(shù)器的觸發(fā)時鐘實現(xiàn)十進(jìn)制計數(shù)。 二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器=五進(jìn)制計數(shù)器0130130130 FFT FF, FF FFQ01FF FFQ10FF FFFFcp10接成為異步五進(jìn)制計數(shù)電路。在 變 時，狀態(tài)保持。在 變 時，計數(shù)。電路狀態(tài)實現(xiàn)一個循環(huán)，加在觸發(fā)端的脈沖需要個，為十進(jìn)制計數(shù)電路。3 移位寄存器型計數(shù)器（1）環(huán)形結(jié)構(gòu)電路 電路構(gòu)成： DFF,前級輸出為后級輸入 最后一級輸出反饋送回首級輸入210QQQ102DDD 狀態(tài)轉(zhuǎn)換圖 自啟動電路形式 狀態(tài)轉(zhuǎn)換圖1

10、11000101110010100001011210Q QQ210Q QQ221DQ Q001100010011101110000111（2）扭環(huán)形結(jié)構(gòu)電路000111011001110100010101000111011001110100010101210Q QQ210Q QQ1201,20D =Q , D =Q D =Q電路及狀態(tài)轉(zhuǎn)換圖自啟動電路及狀態(tài)轉(zhuǎn)換圖2210 DQ QQ4、循環(huán)碼計數(shù)器 00011110110001100111001000101101011000010010111100 01 11 100 110QQ2Q1nQ2201012010021DQ QQ QDQ QQ QD

11、QQ電路次態(tài)卡諾圖210Q QQ三位循環(huán)碼計數(shù)器電路狀態(tài)圖0132 SSSS4576 SSSS 三位循環(huán)碼計數(shù)器電路圖5、計數(shù)器集成電路及應(yīng)用 （1）IC介紹 同步可預(yù)置數(shù)十進(jìn)制/十六進(jìn)制計數(shù)器 74LS160/161邏輯符號 邏輯符號 功能表功能 0 1 0 1 1 1 1 1 1 清零置數(shù)計數(shù)保持CLR2 1s scp210s s LD cpCCQ進(jìn)位符號和時序圖g 同步可預(yù)置數(shù)可加/可減 十進(jìn)制/十六進(jìn)制 計數(shù)器74LS190/191 邏輯符號功能表19210 功能 0 1 0 0 1 0 1 1 1 預(yù)置數(shù)加計數(shù)減計數(shù) 保持LDcpGMCCcpQ0s1s2s0s9sCMOS同步十六進(jìn)制

12、加法計數(shù)器CC4520 邏輯符號 功能表cpCCQCR進(jìn)位符號， Q 和時序圖(74LS190)192100s1s2s0s9sCCcpQCRQ功能 1 0 0 0 1 0 0清零保持計數(shù)計數(shù)dRENcpdR 清零端，高電平有效EN 使能端 異步二五十進(jìn)制計數(shù)器74LS290 邏輯符號 功能表 功能 1 0 0 1 0 0預(yù)置最大數(shù) 清零 計數(shù) cp0(1)0(2)RR9(1)9(2)SS9(1)9(2)0(1)0(2)S,S 1001R,R 0000DCBADCBAQ Q Q QQ Q Q Q為置數(shù)端，同為高電平時被置為狀態(tài)為復(fù)位端，同為高電平時被清為狀態(tài) 異步二-八-十六進(jìn)制計數(shù)器74LS2

13、93 邏輯符號 功能表 功能 1 1 0 0 清零 計數(shù) 計數(shù) cp0(1)R0(2)R0(1)0(2) R,R為復(fù)位端，同為高電平時計數(shù)器清零（2）計數(shù)器IC應(yīng)用舉例 實現(xiàn)計數(shù)DCBA74LS190LD=1, G=0, M=0CPQ Q Q Q0000 00011001,0000,實現(xiàn)十進(jìn)制加法計數(shù)在作用下，輸出二進(jìn)制數(shù)為，為十進(jìn)制計數(shù)器LD用端復(fù)位法（DCBA=0000)121,1,1011DCBASSQ Q Q QLDDCBA=0000, CLR譯碼送000001101010101101010001DCBAQ Q Q Q 多種方法實現(xiàn)同一種計數(shù)長度 用十六進(jìn)制計數(shù)器實現(xiàn)M=12計數(shù)電路L

14、D用端置最大數(shù)（DCBA=1111)121,1,1010DCBASSQ Q Q QLDDCBA=1111, CLR譯碼送111101011001101001000000DCBAQ Q Q Q CLR直接清零復(fù)位法（譯碼信號送端）1011 DCBAQ Q Q Q 1100狀態(tài)僅保留一瞬間便消失，的下一個穩(wěn)態(tài)實際為00000000011010101011010100011100DCBAQ Q Q QCCQLD用進(jìn)位信號作為譯碼信號（反相后送端）010010101110111110010101000010111100111000110010100010100110010011110111置置置置DC

15、BAQQ Q Q用 多 次 置 數(shù) 法 用十六進(jìn)制改為十進(jìn)制計數(shù) 多片芯片的級連 級間異步，低位進(jìn)位信號作為高位觸發(fā)時鐘 級間同步：低位進(jìn)位信號作為高位控制信號三、順序脈沖發(fā)生器等電路 順序脈沖發(fā)生器 序列脈沖發(fā)生器 脈沖分配電路1、順序脈沖發(fā)生器（1）原理框圖：計數(shù)器+譯碼器 計數(shù)器輸出接譯碼器地址輸入線，譯碼器輸出即為順序脈沖（2）幾種順序脈沖發(fā)生器電路 移位寄存器構(gòu)成3路順序脈沖 計數(shù)器和4線16線譯碼器構(gòu)成16路順序脈沖 觸發(fā)器組成時序電路和門構(gòu)成4路順序脈沖 4位移位寄存器構(gòu)成4路順序脈沖54321cp0Q1Q2Q3Q2. 序列脈沖發(fā)生器（1）原理框圖 計數(shù)器組合邏輯電路 Y為周期性

16、輸出的一串二進(jìn)制信號。（2）脈沖序列電路11111100 01 11 10DCQ QBAQ Q函數(shù)Y的卡諾圖Y周期性輸出十二位脈沖序列：100100111001 00 01 11 103. 脈沖分配電路三相六拍步進(jìn)電機(jī)脈沖分配電路狀態(tài)圖ABCQQQ、視為三個線圈1iQ 0iQ 表示線圈帶電線圈不帶電100011001101010110ABCQ Q Q 000 111M 為 控 制 變 量 M =0時 ， 電 路 按 順 時 鐘 轉(zhuǎn) M =1時 ， 電 路 按 逆 時 鐘 轉(zhuǎn)為，兩 個 狀 態(tài) ， 為電 路 的 無 效 狀 態(tài)ABCQ Q Q1 0 10 1 00 1 10 0 11 1 01

17、0 01 1 10 0 0ABCQ Q QM = 1M = 011010100101111010000001010100100010011001101011000 01 11 10AMQBCQ Q 00 01 11 10n 1Q電路次態(tài)卡諾圖三相六拍脈沖分配電路圖5.3 時序邏輯電路設(shè)計 同步計數(shù)器設(shè)計 異步計數(shù)器設(shè)計方法介紹 有控制變量的計數(shù)器設(shè)計 同步時序電路設(shè)計一、同步計數(shù)器設(shè)計一、同步計數(shù)器設(shè)計 1. 基本設(shè)計方法基本設(shè)計方法 利用電路次態(tài)卡諾圖求得各利用電路次態(tài)卡諾圖求得各FF的驅(qū)動方程的驅(qū)動方程 所求電路的狀態(tài)轉(zhuǎn)換圖，用所求電路的狀態(tài)轉(zhuǎn)換圖，用J-KFF實現(xiàn)實現(xiàn)0001000011

18、11110011010101/0/0/0/1/0/0/0/0210Q QQ/cp Z05237614畫電路的次態(tài)卡諾圖10Q Q2Q1nQ00011110101110001011001010101/1 1110110Q Q2Q12nQ00011110 1 1 1 10110Q Q2Q11nQ00011110 1 1 1 10110Q Q2Q10nQ00011110 1 1 1 1 1 101次態(tài)子卡諾圖求各FF驅(qū)動方程，輸出方程畫邏輯電路圖2121JQKQ1010JQKQ0011JKQ210ZQ QQ若考慮用DFF實現(xiàn)，則有22121DQ QQQ10101DQQQQ010DQQ221DQQ10

19、1DQQ010DQQ2. 修改法修改法 適用于適用于8421碼編碼、碼編碼、J-KFF構(gòu)成的構(gòu)成的電路電路 在二進(jìn)制計數(shù)器的基礎(chǔ)上，通過修改部在二進(jìn)制計數(shù)器的基礎(chǔ)上，通過修改部分觸發(fā)分觸發(fā) 器的驅(qū)動方程，可得任意進(jìn)制的計數(shù)器。器的驅(qū)動方程，可得任意進(jìn)制的計數(shù)器。 修改法原則（對加法計數(shù)器）修改法原則（對加法計數(shù)器） 狀態(tài) 1 0 1 0 1 1 0 0 修正情況K修正 J修正iQ1NNSS111100 (K)1NNNNNNSSSSSS 表中(J)修正表示觸發(fā)器狀態(tài)為 ，狀態(tài)為1時，需修改觸發(fā)器J端，使該觸發(fā)器的J端在狀態(tài)出現(xiàn)后變?yōu)?，這樣觸發(fā)器的下個狀態(tài)就不會是1，而仍然為0，滿足狀態(tài)轉(zhuǎn)換的要

20、求。修正表示觸發(fā)器狀態(tài)位 ，狀態(tài)為1時，需修改觸發(fā)器K端，使該觸發(fā)器的K端在出現(xiàn)0時變?yōu)?，保證觸發(fā)器的下個狀態(tài)回到0，以滿足狀態(tài)轉(zhuǎn)換的要求。 由表知，當(dāng)觸發(fā)0NS器在狀態(tài)下為 時，就不需要修正。1111n1|1 NNNNSNSNSSSSQ(1)(1) 修改法的具體步驟為： （1）按所需設(shè)計的電路的進(jìn)制數(shù)，寫出電路的，狀態(tài)，根據(jù)修改的原則確定是否需要修改？哪一個需要修改？按哪種修改法修改？ （2）令P=Q上式的含義是，在狀態(tài)出現(xiàn)時，令平P=1,Q表示在狀態(tài)下為 的項的乘積。110111101()00()00inNiiNiQQQPSQQQQPSQiiii （3）進(jìn)行（J）修正，令 J即在狀態(tài)出現(xiàn)

21、后，使J ，以保證下一個脈沖來后。 （4）進(jìn)行（K）修正，令 K即在狀態(tài)出現(xiàn)后，使K ，以保證下一個脈沖來后的狀態(tài)返回 。需注意的是：ii對 式， 中含有的 因子可刪掉。KPQiiKK若是最高位，則可令P。（6）畫邏輯電路圖 （5）補(bǔ)充完整各觸發(fā)器的驅(qū)動方程（注：不需修正的驅(qū)動方程 同二進(jìn)制加法計數(shù)的驅(qū)動端方程。） 現(xiàn)以將一個四位二進(jìn)制加法計數(shù)器修改為十三進(jìn)制加法計數(shù)器為例介紹其過程。1011211213(1),- 狀態(tài)的確定 同步十三進(jìn)制加法計數(shù)器的狀態(tài)為，故狀態(tài)為，為，有NNNNSSSSSSSSS12S13S3Q2Q1Q0Q111110003K2K0J32(2)PP=QQ12 設(shè)定 的內(nèi)容

22、 令 即電路在S 狀態(tài)時 P=1。 32(3)1 PQQ 0 J 修正 J 103210321032(4)Q QQQQ QQQQ QQQ23 K 修正 K K01021032102103320(5)1QQ QQQ QQQKQKQ QQKQK1230 完整的驅(qū)動方程為JJJJ (6) 畫邏輯電路圖(略)3、反饋復(fù)位法、反饋復(fù)位法 利用異步復(fù)位端利用異步復(fù)位端 設(shè)計設(shè)計N進(jìn)制計數(shù)器的方法進(jìn)制計數(shù)器的方法稱為反饋復(fù)位法。在二進(jìn)制計數(shù)器的基礎(chǔ)上，利稱為反饋復(fù)位法。在二進(jìn)制計數(shù)器的基礎(chǔ)上，利用這種方法可以很方便地得到任意進(jìn)制的計數(shù)器用這種方法可以很方便地得到任意進(jìn)制的計數(shù)器。dR3 2 1 01101Q

23、Q QQ 用反饋復(fù)位法實現(xiàn)的同步十三進(jìn)制計數(shù)器電路。譯碼信號取自狀態(tài)。12D 門G ,G 構(gòu)成的基本的引入，使門G 輸出的低電平信號保持的時間延長到時鐘CP=0的約半個時鐘周期.R SFFCCGFFG 反相器確保各被清零后，下一個脈沖能進(jìn)入正常的計數(shù)狀態(tài)。若電路為上升沿觸發(fā)器組成，反相器可省略。二、異步計數(shù)器設(shè)計法介紹二、異步計數(shù)器設(shè)計法介紹 異步計數(shù)器設(shè)計的要點是合理地選取組成計異步計數(shù)器設(shè)計的要點是合理地選取組成計數(shù)器的各個觸發(fā)器的觸發(fā)時鐘，或稱觸發(fā)器的時數(shù)器的各個觸發(fā)器的觸發(fā)時鐘，或稱觸發(fā)器的時鐘方程鐘方程 。 可根據(jù)電路的時序圖來確定?？筛鶕?jù)電路的時序圖來確定。 現(xiàn)以現(xiàn)以2421(A)

24、碼的十進(jìn)制加法計數(shù)器為例介碼的十進(jìn)制加法計數(shù)器為例介紹其設(shè)計過程。紹其設(shè)計過程。 2421(A)十進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖：十進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖：FFiCPFFiCP0000010000110010000111110101011001111110/0/0/0/0/0/0/0/0/1/03210Q Q QQ/CCcp Q電路的時序圖（考慮用下降沿觸發(fā)的J-KFF實現(xiàn)）176543298100123CCcpQQQQQ電路的次態(tài)卡諾圖000100100100001101010110/ 1110 0111 00001111 10Q Q32Q Q1nQ00000101101110電路的時鐘方程

25、0102130F FF FF FF FC PcpC PQC PQC PQ111cp2cp4cp3cp5cp6cp8cp7cp9cp10/1cp110Q Q10nQ0000010111101110110Q Q13nQ0000010111101110各觸發(fā)器的子卡諾圖1111110Q Q32Q Q12nQ000001011110111011110Q Q11nQ000001011110111032Q Q32Q Q32Q Q各觸發(fā)器的驅(qū)動方程、輸出方程103212023132CC30111111 Q = Q Q JJJQ QJKKKKQ Q電路的自啟動檢查111132 103210nnnnnnnnQ

26、Q Q Q QQQQ1 0 0 0 1 0 0 11 0 0 1 0 0 1 01 0 1 0 1 0 1 11 0 1 1 0 1 0 01 1 0 0 1 1 0 11 1 0 1 0 1 1 0電路完整的狀態(tài)轉(zhuǎn)換圖/00000010000110010000111110101011001111110/0/0/0/0/0/0/0/0101110101000100111011100/0/1/1/0/1/0/1邏輯電路圖三、有控制變量的計數(shù)器設(shè)計 有控制變量計數(shù)器的設(shè)計的步驟和同步計數(shù)器的基本設(shè)計法相同，只要將控制變量象電路的狀態(tài)量一樣，作為一個變量一起畫入 的卡諾圖中，以下的過程完全同同步計數(shù)

27、器的基本設(shè)計法，所不同的是求得的各觸發(fā)器的驅(qū)動方程和電路的輸出方程通常包含狀態(tài)量和控制變量兩種變量。1nQ084211MM 作碼六進(jìn)制加法 為循環(huán)碼六進(jìn)制計數(shù)控制變量M電路次態(tài)卡諾圖001010100011101000/1 001/1 101111 01101011010Q Q2MQ1nQ0000010111101110011101100010001000/0/0/0/0/0110101111010011001/0/0/0/0/1210Q Q Q/CCcp QM=0M=1各觸發(fā)器子卡諾圖1111110Q Q2MQ12nQ000001011110111011111110Q Q2MQ11nQ000

28、0010111101110111111110Q Q2MQ10nQ00000101111011101110Q Q2MQccQ0000010111101110各觸發(fā)器驅(qū)動方程、輸出方程電路自啟動檢查121201002210102021CC210JQ QJMQMQQJMQKQQKQ Q MKMQMQQ = Q Q Q 01MM時 110111 111100時 000100 100101電路能自啟動四、同步時序電路設(shè)計 投幣控制電路串行數(shù)碼檢測電路狀態(tài)等價、化簡內(nèi)容串行碼制變換電路狀態(tài)化簡、編碼內(nèi)容1、投幣控制電路 投錢幣1分、2分，滿4分，郵票出，余錢找回。 輸入量 Y . X / 輸出量 S .

29、P (2) (1) (郵票) (1)邏輯框圖狀態(tài)轉(zhuǎn)換圖1 00123QQ :00,01,10,11 S ,S,S ,S代表 / Y XS P01/0001/1010/1101/0010/0010/1010/0001/002S3S0S1S次態(tài)卡諾圖00011110011000/1011101100/1100/1000 01 11 10YX10QQ11111100 01 11 1010QQYX1nQ11nQ 00 01 11 10 00 01 11 101010SX Q QPYQ Q1=YQ輸 出 方 程01JXKXYQ0 0010JQYXYX QKY XY QYX Q1 驅(qū) 動 方 程 10nQ

30、YX1111100 01 11 1010QQ 00 01 11 1002、串行數(shù)碼檢測電路邏輯框圖輸入串行數(shù)碼，連續(xù)輸入三個或三個以上1時，電路輸出為1，否則為0。狀態(tài)轉(zhuǎn)換表3SS2 、態(tài)等價狀態(tài)電路次態(tài)輸出X=0X=1X=0X=1000000110123SSSS0000SSSS1233SSSS等價：在所有輸入條件下，兩個狀態(tài)Si和Sj所有對應(yīng)的輸出相 同，次態(tài)也相同，稱這兩個狀態(tài)等價，記為：iSjS性質(zhì)：等價狀態(tài)可以合并 等價狀態(tài)有傳遞性ABBACC若， 則 簡化的狀態(tài)轉(zhuǎn)換圖1/01/00/01/10/01S0S2S狀態(tài)轉(zhuǎn)換圖1/01/00/01/10/00/01/10/0 x/z輸入 輸出1S0S2S3S0/0狀態(tài)編碼的考慮： 狀態(tài)編碼也稱為狀態(tài)分配，其選擇涉及多方面因素，若僅從簡化電路考慮，可按下述原則進(jìn)行編： （1）次態(tài)相同的狀態(tài)，盡可能給以相鄰的編碼，其次態(tài)也編成相鄰的代碼。 （2）在某個輸入條件下，次態(tài)相同的狀態(tài)，盡可能編成相鄰的代碼。 （3）若兩個或多個不同的狀態(tài)是某個狀態(tài)的次態(tài)，盡