種類及參數(shù)選擇

1、ADC的分類特性和參數(shù)選擇盡管A/D轉(zhuǎn)換器的種類很多，但目前廣泛應用的主要有：逐次逼近式A/D轉(zhuǎn)換器、雙積分式A/D轉(zhuǎn)換器、V/F變換式A/D轉(zhuǎn)換器，新型的-型A/D轉(zhuǎn)換器。逐次逼近寄存器型(SAR)模擬數(shù)字轉(zhuǎn)換器(ADC)是采樣速率低于5Msps (每秒百萬次采樣)的中等至高分辨率應用的常見結(jié)構(gòu)。SAR ADC的分辨率一般為8位至16位，具有低功耗、小尺寸等特點。這些特點使該類型ADC具有很寬的應用范圍，例如便攜/電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)/信號采集等。顧名思義，SAR ADC實質(zhì)上是實現(xiàn)一種二進制搜索算法。所以，當內(nèi)部電路運行在數(shù)兆赫茲(MHz)時，由于逐次逼近算法的緣故，

2、ADC采樣速率僅是該數(shù)值的幾分之一。SAR ADC的架構(gòu)：盡管實現(xiàn)SAR ADC的方式千差萬別，但其基本結(jié)構(gòu)非常簡單(見圖1)。模擬輸入電壓(VIN)由采樣/保持電路保持。為實現(xiàn)二進制搜索算法，N位寄存器首先設(shè)置在中間刻度(即：100. .00，MSB設(shè)置為1)。這樣，DAC輸出(VDAC)被設(shè)為VREF/2，VREF是提供給ADC的基準電壓。然后，比較判斷VIN是小于還是大于VDAC。如果VIN大于VDAC，則比較器輸出邏輯高電平或1，N位寄存器的MSB保持為1。相反，如果VIN小于VDAC，則比較器輸出邏輯低電平，N位寄存器的MSB清0。隨后，SAR控制邏輯移至下一位，并將該位設(shè)置為高電平

3、，進行下一次比較。這個過程一直持續(xù)到LSB。上述操作結(jié)束后，也就完成了轉(zhuǎn)換，N位轉(zhuǎn)換結(jié)果儲存在寄存器內(nèi)。圖1. 簡單的N位SAR ADC架構(gòu)圖2給出了一個4位轉(zhuǎn)換示例，y軸(和圖中的粗線)表示DAC的輸出電壓。本例中，第一次比較表明VIN VDAC，位2保持為1。DAC置為01102，執(zhí)行第三次比較。根據(jù)比較結(jié)果，位1置0，DAC又設(shè)置為01012，執(zhí)行最后一次比較。最后，由于VIN VDAC，位0確定為1。圖2. SAR工作原理(以4位ADC為例)注意，對于4位ADC需要四個比較周期。通常，N位SAR ADC需要N個比較周期，在前一位轉(zhuǎn)換完成之前不得進入下一次轉(zhuǎn)換。由此可以看出，該類ADC能

4、夠有效降低功耗和空間，當然，也正是由于這個原因，分辨率在14位至16位，速率高于幾Msps (每秒百萬次采樣)的逐次逼近ADC極其少見。一些基于SAR結(jié)構(gòu)的微型ADC已經(jīng)推向市場。MAX1115/MAX1116和MAX1117/MAX1118 8位ADC以及分辨率更高的可互換產(chǎn)品MAX1086和MAX1286 (分別為10位和12位)，采用微小的SOT23封裝，尺寸只有3mm x 3mm。12位MAX11102采用3mm x 3mm TDFN封裝或3mm x 5mm MAX封裝。SAR ADC的另一個顯著的特點是：功耗隨采樣速率而改變。這一點與閃速ADC或流水線ADC不同，后者在不同的采樣速率

5、下具有固定的功耗。這種可變功耗特性對于低功耗應用或者不需要連續(xù)采集數(shù)據(jù)的應用非常有利(例如，用于PDA 數(shù)字轉(zhuǎn)換器)。SAR的深入分析SAR ADC的兩個重要部件是比較器和DAC，稍后我們可以看到，圖1中采樣/保持電路可以嵌入到DAC內(nèi)，不作為一個獨立的電路。SAR ADC的速度受限于：DAC的建立時間，在這段時間內(nèi)必須穩(wěn)定在整個轉(zhuǎn)換器的分辨率以內(nèi)(如：? LSB)比較器，必須在規(guī)定的時間內(nèi)能夠分辨VIN與VDAC的微小差異邏輯開銷DACDAC的最大建立時間通常取決于其MSB的建立時間，原因很簡單，MSB的變化代表了DAC輸出的最大偏移。另外，ADC的線性也受DAC線性指標的限制。因此，由于元

6、件固有匹配度的限制，分辨率高于12位的SAR ADC常常需要調(diào)理或校準，以改善其線性指標。雖然這在某種程度上取決于處理工藝和設(shè)計，但在實際的DAC設(shè)計中，元件的匹配度將線性指標限制在12位左右。SAR ADC的主要優(yōu)點是低功耗、高分辨率、高精度、以及小尺寸。由于這些優(yōu)勢，SAR ADC常常與其它更大的功能集成在一起。SAR結(jié)構(gòu)的主要局限是采樣速率較低，并且其中的各個單元(如DAC和比較器)，需要達到與整體系統(tǒng)相當?shù)木取Ｒ话鉪sp和mcu中集成的8位、12位、16位ADC多數(shù)是SAR型的，如ADI(Blackfin),STC，silabs等。雙積分式A/D轉(zhuǎn)換器雙積分式A/D轉(zhuǎn)換器的基本原理是

7、：先對輸入模擬電壓進行固定時間的積分，然后轉(zhuǎn)為對標準電壓的反相積分，直至積分輸入返回初始值，這兩個積分時間的長短正比于二者的大小，進而可以得出對應模擬電壓的數(shù)字量。這種A/D轉(zhuǎn)換器的轉(zhuǎn)換速度較慢，但精度較高。由雙積分式發(fā)展為四重積分、五重積分等多種方式，在保證轉(zhuǎn)換精度的前提下提高了轉(zhuǎn)換速度。常用的有ICL7135、ICL7109等。-型AD-型AD由積分器、比較器、1位D/A轉(zhuǎn)換器和數(shù)字濾波器等組成。原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時間(脈沖寬度)信號，用數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易單片化，因此容易做到高分辨率。主要用于音頻和測量。這種轉(zhuǎn)換器的轉(zhuǎn)換精度極高，達到16

8、到24位的轉(zhuǎn)換精度，價格低廉，弱點是轉(zhuǎn)換速度比較慢，比較適合用于對檢測精度要求很高但對速度要求不是太高的檢驗設(shè)備。常用的有AD7705、AD7714等。ADCADC由一個調(diào)制器以及后序的數(shù)字抽樣濾波器組成。 調(diào)制器由一個帶DAC的反饋回路紐成，回路中包括了一個比較器及一個積分器?；芈吠ㄟ^時鐘同步?；窘M成架構(gòu)見圖1所示。轉(zhuǎn)換器擁有非常高的分辨率，可理想的用于轉(zhuǎn)換極寬頻率范圍(從直流到好幾個MHz)的信號。在ADC中，輸入信號先通過一個調(diào)制器實現(xiàn)過采樣，而后由數(shù)字濾波器所產(chǎn)生的、采樣率較低的高分辨率數(shù)據(jù)流完成濾波及抽取。的架構(gòu)模式允許犧牲分辨率來換取速度，或同時折衷換取速度及功耗。正是數(shù)據(jù)率、分

9、辨率、功耗三者之間密切且不間斷的聯(lián)系，使得轉(zhuǎn)換器格外的靈活。在很多轉(zhuǎn)換器中，分辨率是可編程設(shè)定的，從而使單個器件能滿足多個不同度量的需求。轉(zhuǎn)換器對輸入過采樣，因而能在數(shù)字域完成大多數(shù)的反鋸齒濾波。現(xiàn)代的超大型集成電路設(shè)計技術(shù)已經(jīng)使得復雜數(shù)字濾波器的成本遠低于同等的模擬濾波器。原來不同尋常的某些功能，諸如對50Hz及60Hz的帶阻濾波，現(xiàn)在已經(jīng)內(nèi)置到很多的ADC之中。轉(zhuǎn)換器的運作有別于逐次逼近型(SAR)轉(zhuǎn)換器。SAR轉(zhuǎn)換器獲得輸入電壓的一個“映像”，通過對“映像”的分析決定響應的數(shù)字代碼。而測量的是一段確定時間的輸入信號，其輸出響應的數(shù)字代碼是根據(jù)信號的時間平均得來的。對于的工作方式有清晰的認

10、識是很重要的，特別是對于設(shè)計中包含多路復用技術(shù)及同步的情況。對多個轉(zhuǎn)換器的同步并不困難，因此很容易實現(xiàn)多個轉(zhuǎn)換器的同時刻采樣，而比較困難的則是實現(xiàn)轉(zhuǎn)換器與外部事件的同步。轉(zhuǎn)換器還對系統(tǒng)時鐘抖動(CIock iftter)有極高的抵抗能力。其過采樣功能有效的平均了抖動，降低了其噪聲影響。V/F轉(zhuǎn)換器是把電壓信號轉(zhuǎn)換成頻率信號，由良好的精度和線性，而且電路簡單，對環(huán)境適應能力強，價格低廉。適用于非快速的遠距離信號的A/D轉(zhuǎn)換過程。常用的有LM311、AD650等。并行比較型AD并行比較型AD采用多個比較器，僅作一次比較而實行轉(zhuǎn)換，又稱FLash(快速)型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個

11、比較器，因此電路規(guī)模也極大，價格也高，只適用于視頻AD轉(zhuǎn)換器等速度特別高的領(lǐng)域。所有的ADC都需要一個基準，對于高分辨率的轉(zhuǎn)換器來說，擁有一個低噪聲、低漂移的基準是至關(guān)重要的。大多數(shù)的轉(zhuǎn)換器都采用了差分基準輸入。一般在DSP和MCU中集成的ADC，通過數(shù)?；旌系膶崿F(xiàn)方式精度較低，只能達到1012位，且容易受到干擾。數(shù)字信號處理器TMS320F2812的片上ADC模塊的轉(zhuǎn)化結(jié)果往往存在較大誤差,最大誤差甚至會高達9%,如果這樣直接在實際工程中應用ADC,必然造成控制精度降低。TMS320F2812是C2000系列中性能出色的一個，F(xiàn)2812片上集成了12位16通道的數(shù)模轉(zhuǎn)化器，理論上精度可以達到

12、01以上。但實際上由于增益誤差(5)和偏移誤差(2)的存在，使得精度只能在5左右，所以必須對ADC進行校正。主要技術(shù)指標：1、分辨率Resolution2、轉(zhuǎn)換速率Conversion Rate積分型AD的轉(zhuǎn)換時間是毫秒級屬低速AD，逐次比 較型AD是微秒級屬中速AD，全并行/串并行型AD可達到納秒級。采樣速率必須小于或等于轉(zhuǎn)換速率3、量化誤差Quantizing Error：一般用 1LSB和1/2LSB表示4、偏移誤差5、滿刻度誤差6、線性度 任何ADC都包括三個基本功能：抽樣、量化和編碼。抽樣過程將模擬信號在時間上離散化，使之成為抽樣信號；量化將抽樣信號的幅度離散化使之成為數(shù)字信號；編碼

13、則將數(shù)字信號最彈簧表示成數(shù)字系統(tǒng)所能接受的形式。如何實現(xiàn)這三個功能就決定了ADC的形式和性能。同時，ADC的分辨率越高，需要的轉(zhuǎn)換時間就越長，轉(zhuǎn)換速度就越低，故ADC的分辨率和轉(zhuǎn)換速率兩者總是相互制約的。因而在發(fā)展高分辨率ADC的同時要兼顧高速，在發(fā)展高速ADC的同時要兼顧高分辨率，在此基礎(chǔ)上還要考慮功耗、體積、便捷性、多功能、與計算機及通訊網(wǎng)絡(luò)的兼容性以及應用領(lǐng)域的特殊要求等問題，這樣也使得ADC的結(jié)構(gòu)和分類錯綜復雜。目前，ADC集成電路主要有以下幾種類型。 ADC的類型ADC具有各種速率，使用不同的接口電路，并可提供不同的精確度。最常用的ADC類型包括閃速ADC、逐次逼近ADC和sigma

14、-delta ADC。1. 閃速ADC閃速ADC是轉(zhuǎn)換速率最快的一類ADC。閃速ADC在每個電壓階躍中使用一個比較器和一組電阻。因此4位ADC具有16個比較器，8位ADC則具有256個比較器。所有的比較器輸出連接到一塊邏輯器件上，該邏輯器件根據(jù)比較器的電壓高低確定輸出。閃速ADC的轉(zhuǎn)換速率是比較器延遲和邏輯器件延遲(邏輯器件的延遲通常可以忽略不計)之和。閃速ADC的轉(zhuǎn)換速率很快，但需要占據(jù)巨大的IC空間；而且由于所需的比較器數(shù)目很大，閃速ADC簡直就是功率“黑洞”，需要消耗很高的電流強度。10位閃速ADC所需的電流約為0.5A。閃速ADC的一種變形就是半閃速ADC，該ADC利用內(nèi)置的數(shù)模轉(zhuǎn)換器

15、(DAC)減少了內(nèi)部比較器的數(shù)目。半閃速轉(zhuǎn)換器的轉(zhuǎn)換速率低于真正的閃速轉(zhuǎn)換器，但高于其它類型的ADC。這里將其歸為閃速轉(zhuǎn)換器類型。2. 逐次逼近ADC逐次逼近轉(zhuǎn)換器采用一個比較器和計數(shù)邏輯器件完成轉(zhuǎn)換。轉(zhuǎn)換的第一步是檢驗輸入是否高于參考電壓的一半，如果高于，將輸出的最高有效位(MSB)置為1。然后輸入值減去輸出參考電壓的一半，再檢驗得到的結(jié)果是否大于參考電壓的1/4，依此類推直至所有的輸出位均置“1”或清零。逐次逼近ADC所需的時鐘周期與執(zhí)行轉(zhuǎn)換所需的輸出位數(shù)相同。3. Sigma-delta ADCSigma-delta ADC采用1位DAC、濾波和附加采樣來實現(xiàn)非常精確的轉(zhuǎn)換，轉(zhuǎn)換精度取決于參考輸入和輸入時鐘頻率。Sigma-delta轉(zhuǎn)換器的主要優(yōu)勢在于其較高的分辨率。閃速和逐次逼近ADC采用并聯(lián)電阻或串聯(lián)電阻，這些方法的問題在于電阻的精確度將直接影響轉(zhuǎn)換結(jié)果的精確度。盡管新式ADC采用非常精確的激光微調(diào)電阻網(wǎng)絡(luò)，但在電阻并聯(lián)中仍然不甚精確。sigma-delta轉(zhuǎn)換器中不存在電阻并聯(lián)，但通過若干次采樣可得到收斂的結(jié)果。Sigma-de