第十二章隔離

1、 隨著集成電路的發(fā)展，隔離工藝不但成為隨著集成電路的發(fā)展，隔離工藝不但成為提高集成度的關(guān)鍵，而且還直接影響電路提高集成度的關(guān)鍵，而且還直接影響電路的性能，因此隔離工藝的改進(jìn)，成為半導(dǎo)的性能，因此隔離工藝的改進(jìn)，成為半導(dǎo)體集成技術(shù)的重要課題之一，它基本上可體集成技術(shù)的重要課題之一，它基本上可分為三類：分為三類：（1 1）pnpn結(jié)隔離。（結(jié)隔離。（2 2）介質(zhì)隔）介質(zhì)隔離。（離。（3 3）pnpn結(jié)結(jié)- -介質(zhì)混合隔離介質(zhì)混合隔離。下面作一。下面作一些簡單的介紹。些簡單的介紹。12-1 pn12-1 pn結(jié)隔離結(jié)隔離一、一、pnpn結(jié)隔離的原理結(jié)隔離的原理pnpn結(jié)隔離是集成電路生產(chǎn)中比較常用的

2、方法，特結(jié)隔離是集成電路生產(chǎn)中比較常用的方法，特別是在一些無特殊要求的小規(guī)模集成電路中。它別是在一些無特殊要求的小規(guī)模集成電路中。它是利用是利用pnpn結(jié)反向偏置時(shí)呈高電阻性結(jié)反向偏置時(shí)呈高電阻性，來達(dá)到各元，來達(dá)到各元件互相絕緣隔離的目的。實(shí)現(xiàn)隔離有多種方法，件互相絕緣隔離的目的。實(shí)現(xiàn)隔離有多種方法，但用得最多的還是一次外延、二次擴(kuò)散但用得最多的還是一次外延、二次擴(kuò)散pnpn結(jié)隔離結(jié)隔離工藝，簡稱標(biāo)準(zhǔn)工藝，簡稱標(biāo)準(zhǔn)pnpn結(jié)隔離或結(jié)隔離或pnpn結(jié)隔離。結(jié)隔離。1.基本原理基本原理由圖上看出兩個(gè)由圖上看出兩個(gè)n區(qū)被兩個(gè)背靠背的二極管隔離開。區(qū)被兩個(gè)背靠背的二極管隔離開。2.2.工藝中的幾個(gè)問

3、題工藝中的幾個(gè)問題 pnpn結(jié)隔離工藝流程如下圖所示結(jié)隔離工藝流程如下圖所示（1 1） 襯底材料的選擇襯底材料的選擇 為了實(shí)現(xiàn)為了實(shí)現(xiàn)pnpn結(jié)隔離，結(jié)隔離，襯底材料襯底材料必須選用必須選用p p型單晶型單晶，以便和，以便和n n型外延層之型外延層之間形成間形成pnpn結(jié)。這一結(jié)。這一pnpn結(jié)結(jié)擊穿電壓擊穿電壓的大小主要的大小主要取決取決于襯底電阻率的高低于襯底電阻率的高低。從提高擊穿電壓和減小隔。從提高擊穿電壓和減小隔離結(jié)寄生電容考慮，襯底的電阻率高一點(diǎn)好。但離結(jié)寄生電容考慮，襯底的電阻率高一點(diǎn)好。但選得過高，在長時(shí)間的隔離擴(kuò)散中，會(huì)增加外延選得過高，在長時(shí)間的隔離擴(kuò)散中，會(huì)增加外延層向襯

4、底的推移，使隔離時(shí)間加長。層向襯底的推移，使隔離時(shí)間加長。同時(shí)高阻的同時(shí)高阻的單晶較貴，因此電阻率不能取得太高單晶較貴，因此電阻率不能取得太高，在一般電，在一般電路中為路中為8 8到到1313歐姆厘米歐姆厘米。為了得到平坦均勻的擴(kuò)散。為了得到平坦均勻的擴(kuò)散結(jié)面，還應(yīng)選用結(jié)面，還應(yīng)選用111111 晶向晶向的硅單晶。厚度一的硅單晶。厚度一般為般為300300到到350350微米微米，應(yīng)選用位錯(cuò)密度較低（一般，應(yīng)選用位錯(cuò)密度較低（一般應(yīng)小于應(yīng)小于30003000個(gè)個(gè)/ /平方厘米），有害雜質(zhì)少的硅單晶平方厘米），有害雜質(zhì)少的硅單晶片。片。（2 2）隱埋層擴(kuò)散雜質(zhì)源的選擇）隱埋層擴(kuò)散雜質(zhì)源的選擇 為

5、了為了降低集電降低集電極串聯(lián)電阻極串聯(lián)電阻，在集成電路中必須，在集成電路中必須引入隱埋層引入隱埋層，即，即在集電區(qū)外延層下面隱埋一層低電阻率的在集電區(qū)外延層下面隱埋一層低電阻率的 薄層，薄層，以以減小集電極的體電阻減小集電極的體電阻，降低飽和壓降降低飽和壓降，同時(shí)要，同時(shí)要求求 隱埋層在以后的熱處理過程中盡量減少推隱埋層在以后的熱處理過程中盡量減少推移，以免使集電結(jié)擊穿電壓下降。因此應(yīng)選擇在移，以免使集電結(jié)擊穿電壓下降。因此應(yīng)選擇在硅中的硅中的固溶度大固溶度大，而，而擴(kuò)散系數(shù)小擴(kuò)散系數(shù)小的雜質(zhì)為擴(kuò)散源。的雜質(zhì)為擴(kuò)散源。根據(jù)以上分析，根據(jù)以上分析，最好最好的雜質(zhì)源應(yīng)該是的雜質(zhì)源應(yīng)該是砷砷，但是，

6、但是砷砷的劇毒性的劇毒性妨礙了砷的廣泛使用，為此歷史上妨礙了砷的廣泛使用，為此歷史上采用采用銻源較多銻源較多。現(xiàn)在采用摻砷二氧化硅乳膠源已逐漸。現(xiàn)在采用摻砷二氧化硅乳膠源已逐漸較多。較多。nn（3 3）外延層電阻率的選擇）外延層電阻率的選擇 外延層質(zhì)量的外延層質(zhì)量的好壞，對器件性能及隔離性能都有影響。好壞，對器件性能及隔離性能都有影響。外延層電阻率越高，晶體管集電結(jié)電容及外延層電阻率越高，晶體管集電結(jié)電容及隔離寄生電容就越小，并且集電結(jié)擊穿電隔離寄生電容就越小，并且集電結(jié)擊穿電壓也越高。由此，應(yīng)取較高的電阻率。但壓也越高。由此，應(yīng)取較高的電阻率。但從降低晶體管的飽和壓降考慮，要求外延從降低晶體

7、管的飽和壓降考慮，要求外延層電阻率取得低些好。從隔離工藝本身來層電阻率取得低些好。從隔離工藝本身來講，希望外延層電阻率高一些，以減少外講，希望外延層電阻率高一些，以減少外延層的推移深度，從而縮短隔離擴(kuò)散的時(shí)延層的推移深度，從而縮短隔離擴(kuò)散的時(shí)間。因此應(yīng)兼顧各項(xiàng)要求，進(jìn)行合理地選間。因此應(yīng)兼顧各項(xiàng)要求，進(jìn)行合理地選擇。對于擇。對于數(shù)字電路數(shù)字電路，一般選用，一般選用電阻率為電阻率為0.30.3到到0.50.5歐姆厘米。歐姆厘米。（4 4）隔離擴(kuò)散深度的考慮）隔離擴(kuò)散深度的考慮 隔離擴(kuò)散的目的，是隔離擴(kuò)散的目的，是將高濃度的將高濃度的p p型雜質(zhì)有選擇地穿透外延層，并與型雜質(zhì)有選擇地穿透外延層，并

8、與p p 型襯底型襯底連通，使外延層有目的地分隔開。由此看來，隔離擴(kuò)散深連通，使外延層有目的地分隔開。由此看來，隔離擴(kuò)散深度只要超過外延層厚度就可以了，但這僅是理想的估計(jì)。度只要超過外延層厚度就可以了，但這僅是理想的估計(jì)。實(shí)際上，隔離擴(kuò)散時(shí)，硅片要經(jīng)過長時(shí)間的高溫處理實(shí)際上，隔離擴(kuò)散時(shí)，硅片要經(jīng)過長時(shí)間的高溫處理（12001200度；度；4 4小時(shí)左右小時(shí)左右），），n n型外延層中的雜質(zhì)磷將向襯底型外延層中的雜質(zhì)磷將向襯底擴(kuò)散，使擴(kuò)散，使p p型襯底的一部分轉(zhuǎn)變?yōu)樾鸵r底的一部分轉(zhuǎn)變?yōu)閚 n型，即外延層向襯底推型，即外延層向襯底推移。通常把它叫做移。通常把它叫做外延層的反擴(kuò)散外延層的反擴(kuò)散（見

9、下圖）。（見下圖）。外延層的反擴(kuò)散，相當(dāng)于外延層加厚。所以考慮隔離擴(kuò)散外延層的反擴(kuò)散，相當(dāng)于外延層加厚。所以考慮隔離擴(kuò)散深度時(shí)，必須把外延層推移深度計(jì)算在內(nèi)，即深度時(shí)，必須把外延層推移深度計(jì)算在內(nèi)，即隔離擴(kuò)散的隔離擴(kuò)散的深度應(yīng)大于外延層厚度與外延層推移深度之和深度應(yīng)大于外延層厚度與外延層推移深度之和。外延層推。外延層推移深度可由下式計(jì)算出來。移深度可由下式計(jì)算出來。01212NNerfDtxAj式中式中 為為p型襯底雜質(zhì)濃度型襯底雜質(zhì)濃度ANjx 為外延層推移深度為外延層推移深度0N 為外延層雜質(zhì)濃度為外延層雜質(zhì)濃度當(dāng)隔離擴(kuò)散溫度為當(dāng)隔離擴(kuò)散溫度為1200度時(shí)，磷的度時(shí)，磷的擴(kuò)散系數(shù)為擴(kuò)散系數(shù)

10、為 。若。若隔離擴(kuò)散的時(shí)間為隔離擴(kuò)散的時(shí)間為4小時(shí)，外延層小時(shí)，外延層的電阻率為的電阻率為 襯底電阻率襯底電阻率為為 ，代入上式得，代入上式得秒厘米 /103212D厘米歐外5 . 0厘米歐6 . 8p如果外延層厚度為如果外延層厚度為9微微米，則隔離擴(kuò)散深度米，則隔離擴(kuò)散深度應(yīng)取應(yīng)取12.4微米。微米。4 . 3jx（5 5）外延層厚度的考慮）外延層厚度的考慮 從隔離工藝考慮，減小外延從隔離工藝考慮，減小外延層厚度可以減小隔離區(qū)的尺寸，從而減小隔離寄生電容，層厚度可以減小隔離區(qū)的尺寸，從而減小隔離寄生電容，縮短隔離擴(kuò)散所需時(shí)間。但外延層的厚度不可能很薄，它縮短隔離擴(kuò)散所需時(shí)間。但外延層的厚度不

11、可能很薄，它受到以下因素的限制：受到以下因素的限制：1.1.它要大于硼擴(kuò)散基區(qū)結(jié)深與集電極反向勢壘寬度之和。它要大于硼擴(kuò)散基區(qū)結(jié)深與集電極反向勢壘寬度之和。一般電路中為一般電路中為2.52.5到到3.03.0微米。微米。2.2.隱埋層的反擴(kuò)散。隱埋層表面濃度很高（約隱埋層的反擴(kuò)散。隱埋層表面濃度很高（約 ），），在各次氧化及擴(kuò)散等高溫?zé)崽幚磉^程中，隱埋層也將向四在各次氧化及擴(kuò)散等高溫?zé)崽幚磉^程中，隱埋層也將向四周擴(kuò)散。周擴(kuò)散。埋層反擴(kuò)散的結(jié)果，使外延層雜質(zhì)濃度增大埋層反擴(kuò)散的結(jié)果，使外延層雜質(zhì)濃度增大。如。如果這個(gè)區(qū)域推移到了基區(qū)邊緣，就會(huì)大大果這個(gè)區(qū)域推移到了基區(qū)邊緣，就會(huì)大大降低降低bcb

12、c結(jié)的擊穿結(jié)的擊穿電壓電壓。在各次氧化和擴(kuò)散中，以。在各次氧化和擴(kuò)散中，以隔離擴(kuò)散的溫度最高隔離擴(kuò)散的溫度最高，時(shí)時(shí)間最長間最長，因此，隱埋層向外延層中推移的深度基本上取決，因此，隱埋層向外延層中推移的深度基本上取決于隔離擴(kuò)散，仍于隔離擴(kuò)散，仍 可采用外延層向襯底推移深度的計(jì)算方可采用外延層向襯底推移深度的計(jì)算方法。法。31910cm例如，當(dāng)隱埋層表面濃度為例如，當(dāng)隱埋層表面濃度為 ，外延層電阻率為，外延層電阻率為31910cmcm5 . 0 隔離擴(kuò)散溫度為隔離擴(kuò)散溫度為12001200度，時(shí)間為度，時(shí)間為4 4小時(shí)，經(jīng)計(jì)算得出小時(shí)，經(jīng)計(jì)算得出隱埋層向外延層推移深度近似為隱埋層向外延層推移深度

13、近似為3.73.7微米。微米。3.3.氧化使硅片厚度減薄。在隔離擴(kuò)散氧化和基區(qū)擴(kuò)散氧化氧化使硅片厚度減薄。在隔離擴(kuò)散氧化和基區(qū)擴(kuò)散氧化時(shí)，硅的一部分轉(zhuǎn)變?yōu)槎趸瑁构杵穸葴p小。時(shí)，硅的一部分轉(zhuǎn)變?yōu)槎趸?，使硅片厚度減小。隔離隔離擴(kuò)散的氧化層厚度約為擴(kuò)散的氧化層厚度約為1.21.2微米微米，基區(qū)擴(kuò)散的氧化層厚度基區(qū)擴(kuò)散的氧化層厚度約為約為0.50.5微米微米，共計(jì)，共計(jì)1.71.7微米。已知生長單位體積的二氧化微米。已知生長單位體積的二氧化硅需要消耗硅需要消耗0.450.45體積的硅，因此，硅片減薄的厚度為體積的硅，因此，硅片減薄的厚度為0.80.8微米。微米。綜上所述，外延層厚度應(yīng)該大于

14、上述三部分之和，綜上所述，外延層厚度應(yīng)該大于上述三部分之和，在數(shù)字在數(shù)字電路中外延層厚度一般選取電路中外延層厚度一般選取7 7到到9 9微米。微米。（1 1） 外延層電阻率太低，因而造成外延層向襯底推移深外延層電阻率太低，因而造成外延層向襯底推移深度較多。（度較多。（2 2）外延層較厚。（）外延層較厚。（3 3）隔離區(qū)上有二氧化硅或）隔離區(qū)上有二氧化硅或系統(tǒng)漏氣，雜質(zhì)不能很好地?cái)U(kuò)入硅片。系統(tǒng)漏氣，雜質(zhì)不能很好地?cái)U(kuò)入硅片。擴(kuò)不透的原因有以下幾點(diǎn)擴(kuò)不透的原因有以下幾點(diǎn) 二、幾種常見的二、幾種常見的pnpn結(jié)隔離特性的分析結(jié)隔離特性的分析 pnpn結(jié)隔離特性可以用伏結(jié)隔離特性可以用伏- -安特性顯示

15、儀進(jìn)行檢查。安特性顯示儀進(jìn)行檢查。三、三、pnpn結(jié)隔離的優(yōu)缺點(diǎn)結(jié)隔離的優(yōu)缺點(diǎn) pnpn結(jié)隔離工藝的結(jié)隔離工藝的優(yōu)點(diǎn)優(yōu)點(diǎn)是方法簡單，易于制造，無是方法簡單，易于制造，無須特殊技術(shù)和制造設(shè)備，成本低而同時(shí)能基本上須特殊技術(shù)和制造設(shè)備，成本低而同時(shí)能基本上滿足電路的性能要求，因此，成為集成電路生產(chǎn)滿足電路的性能要求，因此，成為集成電路生產(chǎn)中應(yīng)用較多的隔離技術(shù)，特別是在早期階段和一中應(yīng)用較多的隔離技術(shù)，特別是在早期階段和一般無特殊要求的民用中小電路中。然而般無特殊要求的民用中小電路中。然而pnpn結(jié)隔離結(jié)隔離也存在許多也存在許多不足之處：不足之處：（1 1）隔離性能不夠理想，一般）隔離性能不夠理想，

16、一般漏電流為毫微安漏電流為毫微安數(shù)數(shù)量級，量級，耐壓在幾十伏左右耐壓在幾十伏左右，很難作得更高，這是，很難作得更高，這是pnpn結(jié)本身決定結(jié)本身決定的的（2）隔離引起寄生效應(yīng)。由于）隔離引起寄生效應(yīng)。由于pn結(jié)具有電結(jié)具有電容效應(yīng)，因此，容效應(yīng)，因此，pn結(jié)隔離后使得晶體管的結(jié)隔離后使得晶體管的集電極和襯底之間集電極和襯底之間，以及，以及集電區(qū)周圍與集電區(qū)周圍與p型型隔離墻之間有電容耦合隔離墻之間有電容耦合，隨著頻率的升高，隨著頻率的升高，其耦合作用增強(qiáng)。因此，在其耦合作用增強(qiáng)。因此，在高頻放大器和高頻放大器和高速數(shù)字電路中高速數(shù)字電路中，這種隔離方法就，這種隔離方法就不適用不適用了。了。（3

17、 3）考慮到隔離擴(kuò)散時(shí)的）考慮到隔離擴(kuò)散時(shí)的橫向擴(kuò)散橫向擴(kuò)散，耗盡層以及，耗盡層以及套準(zhǔn)誤差等，隔離墻和元件之間要有一定的距離，套準(zhǔn)誤差等，隔離墻和元件之間要有一定的距離，在一個(gè)晶體管的隔離島中，晶體管本身的面積只在一個(gè)晶體管的隔離島中，晶體管本身的面積只占占30%30%到到40%40%，對提高集成度十分不利。，對提高集成度十分不利。（4 4）pnpn結(jié)隔離的結(jié)隔離的抗輻射能力差抗輻射能力差，受溫度影響大受溫度影響大。為此，人們對標(biāo)準(zhǔn)為此，人們對標(biāo)準(zhǔn)pnpn結(jié)隔離進(jìn)行了適當(dāng)?shù)馗倪M(jìn)，結(jié)隔離進(jìn)行了適當(dāng)?shù)馗倪M(jìn)，產(chǎn)生了一些新的隔離技術(shù)，如對通隔離、三次掩產(chǎn)生了一些新的隔離技術(shù)，如對通隔離、三次掩膜隔離

18、、集電極擴(kuò)散隔離等。膜隔離、集電極擴(kuò)散隔離等。12-2 12-2 介質(zhì)隔離介質(zhì)隔離 介質(zhì)隔離就是把包圍隔離島的反向介質(zhì)隔離就是把包圍隔離島的反向pnpn結(jié)用絕結(jié)用絕緣性能良好的介電材料來代替。它主要用于緣性能良好的介電材料來代替。它主要用于對對隔離性能有特殊要求隔離性能有特殊要求的高頻線性放大集成的高頻線性放大集成電路和超高速數(shù)字集成電路中。電路和超高速數(shù)字集成電路中。 絕緣介質(zhì)絕緣介質(zhì)可以是可以是二氧化硅二氧化硅、氮化硅氮化硅等。等。二氧化硅是目二氧化硅是目前最常用的一種介質(zhì)。前最常用的一種介質(zhì)。一、二氧化硅介質(zhì)隔離一、二氧化硅介質(zhì)隔離1.1.基本原理與工藝基本原理與工藝 制作二氧化硅介質(zhì)隔

19、離的方法很多，制作二氧化硅介質(zhì)隔離的方法很多，最常用的是最常用的是反外延二氧化硅介質(zhì)隔離反外延二氧化硅介質(zhì)隔離。這種隔離是在多晶。這種隔離是在多晶硅的襯底上形成若干個(gè)外面包有一層二氧化硅的硅的襯底上形成若干個(gè)外面包有一層二氧化硅的n n型單晶型單晶島，然后把電路的元件制作在這些單晶島上，從而實(shí)現(xiàn)了島，然后把電路的元件制作在這些單晶島上，從而實(shí)現(xiàn)了隔離。隔離。二氧化硅介質(zhì)隔離工藝流程如下：二氧化硅介質(zhì)隔離工藝流程如下：（1 1）n n型硅單晶的選擇型硅單晶的選擇 單晶材料電阻率、晶向、單晶材料電阻率、晶向、位錯(cuò)、少子壽命的選擇都應(yīng)根據(jù)電路元件的電參位錯(cuò)、少子壽命的選擇都應(yīng)根據(jù)電路元件的電參數(shù)來決

20、定。對于數(shù)字電路，其參數(shù)和數(shù)來決定。對于數(shù)字電路，其參數(shù)和pnpn結(jié)隔離中結(jié)隔離中外延層的要求類同。外延層的要求類同。單晶片厚度由腐蝕刻槽深度決定，要求刻槽后硅單晶片厚度由腐蝕刻槽深度決定，要求刻槽后硅片最薄的地方厚度不小于片最薄的地方厚度不小于200200微米，以保證硅片的微米，以保證硅片的機(jī)械強(qiáng)度，因此硅片厚度約機(jī)械強(qiáng)度，因此硅片厚度約300300微米。為保證顯示微米。為保證顯示圖形的一致性，把單晶片按小于圖形的一致性，把單晶片按小于1010微米的誤差分微米的誤差分擋。擋。（2）氧化）氧化 單晶片經(jīng)研磨、拋光后，用熱氧單晶片經(jīng)研磨、拋光后，用熱氧化法生長化法生長1至至2微米厚的氧化層，作為

21、以后微米厚的氧化層，作為以后選擇刻槽的掩蔽物。選擇刻槽的掩蔽物。（3）隔離區(qū)光刻）隔離區(qū)光刻 光刻隔離區(qū)工藝與一般光光刻隔離區(qū)工藝與一般光刻二氧化硅工藝基本相同，但由于刻二氧化硅工藝基本相同，但由于隔離區(qū)隔離區(qū)氧化層較厚氧化層較厚，而且，而且面積也較大面積也較大，所以，所以針孔針孔比一般光刻嚴(yán)重比一般光刻嚴(yán)重，成為影響成品率的主要，成為影響成品率的主要因素。為此，因素。為此，采用鋁層和氧化層兩層采用鋁層和氧化層兩層作為作為保護(hù)膜來刻槽。保護(hù)膜來刻槽。（4 4）刻槽）刻槽 光刻后，用化學(xué)腐蝕法在硅片表面腐蝕出一光刻后，用化學(xué)腐蝕法在硅片表面腐蝕出一定的槽溝。常用的腐蝕液由定的槽溝。常用的腐蝕液由

22、濃硝酸濃硝酸（濃度為（濃度為90%90%以上的發(fā)以上的發(fā)煙硝酸）與煙硝酸）與氫氟酸氫氟酸（濃度為（濃度為42%42%）按體積比）按體積比5:15:1配制而成。配制而成。刻槽深度刻槽深度d d的確定原則如下的確定原則如下，4321ddddd式中式中 隱埋層（隱埋層（ ）的擴(kuò)散深度，一般為）的擴(kuò)散深度，一般為4微米微米左右；左右； 在各道工藝中熱處理過程中隱埋層的推移距離，在各道工藝中熱處理過程中隱埋層的推移距離， 約為約為4到到5微米微米；1d2dn 最終留下的最終留下的n型單晶的厚度，晶體管就型單晶的厚度，晶體管就制作在它上面。單晶層的厚薄直接影響了制作在它上面。單晶層的厚薄直接影響了管子的飽

23、和壓降和成品率。在基本上滿足管子的飽和壓降和成品率。在基本上滿足電學(xué)性能的前提下，可以取得厚一些，這電學(xué)性能的前提下，可以取得厚一些，這樣可樣可放寬放寬對硅片對硅片平整性平整性和和刻槽深度均勻性刻槽深度均勻性的要求。對一般數(shù)字電路，的要求。對一般數(shù)字電路，取取15到到20微米微米的厚度能基本滿足電參數(shù)和成品率的要求；的厚度能基本滿足電參數(shù)和成品率的要求；3d 研磨單晶顯示圖形時(shí)需要磨去的厚度，研磨單晶顯示圖形時(shí)需要磨去的厚度，約約15微米微米。在生產(chǎn)實(shí)踐中，通?？滩凵疃葹?。在生產(chǎn)實(shí)踐中，通?？滩凵疃葹?0微米。微米。（5）高濃度）高濃度 埋層擴(kuò)散（也可采用外延生長法）埋層擴(kuò)散（也可采用外延生長

24、法） 埋層的厚度為埋層的厚度為幾微米幾微米，電阻率為，電阻率為 。 4dnn厘米歐310 （6）生長二氧化硅）生長二氧化硅 二氧化硅的質(zhì)量是介質(zhì)隔離二氧化硅的質(zhì)量是介質(zhì)隔離的關(guān)鍵，要求的關(guān)鍵，要求氧化層結(jié)構(gòu)致密，絕緣性能良好氧化層結(jié)構(gòu)致密，絕緣性能良好，耐壓在耐壓在100伏以上伏以上。 用熱氧化法可以生長高質(zhì)量的氧化層，但用熱氧化法可以生長高質(zhì)量的氧化層，但生長速率低，用外延的方法淀積二氧化硅，生長速率低，用外延的方法淀積二氧化硅，其生長速率高，但質(zhì)量不如熱氧化法。因其生長速率高，但質(zhì)量不如熱氧化法。因此，常將此，常將兩種方法結(jié)合兩種方法結(jié)合起來，先起來，先熱氧化生熱氧化生長一層長一層0.3微

25、米微米左右的氧化層，再左右的氧化層，再外延生長外延生長一層一層2到到4微米微米的氧化層。外延生長二氧化的氧化層。外延生長二氧化硅是通過氫氣、四氯化硅和二氧化碳的氣硅是通過氫氣、四氯化硅和二氧化碳的氣相反應(yīng)生成的，化學(xué)反應(yīng)如下：相反應(yīng)生成的，化學(xué)反應(yīng)如下：COOHCOH222HClSiOOHSiCl42224總反應(yīng)式為總反應(yīng)式為24224222SiOHClCOSiClHCO 上述反應(yīng)必須在上述反應(yīng)必須在1000至至1200度范圍內(nèi)才能進(jìn)行，度范圍內(nèi)才能進(jìn)行，通常選用通常選用1180度。以上（度。以上（5）、（）、（6）、（）、（7）三步）三步可采用一次連續(xù)外延生長法。可采用一次連續(xù)外延生長法。（

26、7）生長多晶硅）生長多晶硅 要求致密，與二氧化硅有良好的要求致密，與二氧化硅有良好的黏附性；有足夠的厚度（黏附性；有足夠的厚度（約約300到到400微米微米）。）。（8）研磨多晶硅）研磨多晶硅 以單晶硅為基準(zhǔn)，將多以單晶硅為基準(zhǔn)，將多晶面磨去約晶面磨去約100微米左右，余下微米左右，余下300微米左右微米左右的多晶層，要求的多晶層，要求多晶面和單晶面相平行多晶面和單晶面相平行。 (9)(9)研磨單晶研磨單晶 多晶磨平后多晶磨平后, ,反過來再以多晶面反過來再以多晶面為基準(zhǔn)磨單晶為基準(zhǔn)磨單晶( (磨去約磨去約200200微米微米) )直到直到顯示出隔離槽顯示出隔離槽圖形圖形, ,然后進(jìn)行拋光然后

27、進(jìn)行拋光, ,到隔離槽有一定寬度為止到隔離槽有一定寬度為止. .這這時(shí)時(shí), ,各個(gè)各個(gè)n n型隔離島也就形成型隔離島也就形成. .介質(zhì)隔離的研磨對基介質(zhì)隔離的研磨對基準(zhǔn)面要求很嚴(yán)格準(zhǔn)面要求很嚴(yán)格, ,因而對原始因而對原始n n型單晶面研磨的要型單晶面研磨的要求也很高求也很高, ,要求要求硅片兩面平行硅片兩面平行, ,否則研磨中不易確否則研磨中不易確定基準(zhǔn)面定基準(zhǔn)面. . 下圖就是因?yàn)樵紗尉瑑擅娌黄叫邢聢D就是因?yàn)樵紗尉瑑擅娌黄叫?使得使得隔離圖形顯示不均勻隔離圖形顯示不均勻.2.2.二氧化硅介質(zhì)隔離的優(yōu)缺點(diǎn)二氧化硅介質(zhì)隔離的優(yōu)缺點(diǎn)優(yōu)點(diǎn)優(yōu)點(diǎn) (1)(1)寄生電容小寄生電容小。例如。例如1

28、1微米厚的二氧化硅微米厚的二氧化硅, ,其兩側(cè)硅層之間的電容每平方微米僅其兩側(cè)硅層之間的電容每平方微米僅 , ,比比pnpn結(jié)隔離單位面積的寄生電容結(jié)隔離單位面積的寄生電容小一個(gè)數(shù)量級小一個(gè)數(shù)量級。(2)(2)擊穿電壓高、漏電流小擊穿電壓高、漏電流小。擊穿電壓與二氧化硅。擊穿電壓與二氧化硅的厚度和質(zhì)量有關(guān)，一般可從幾十伏到幾百伏。的厚度和質(zhì)量有關(guān)，一般可從幾十伏到幾百伏。二氧化硅的電阻率約二氧化硅的電阻率約 ，因此漏電流小，因此漏電流?。ㄎ⑽矓?shù)量級）。（微微安數(shù)量級）。微微法5103厘米歐1510（3）容易制造互補(bǔ)電路容易制造互補(bǔ)電路。在。在pn結(jié)隔離中研結(jié)隔離中研制互補(bǔ)電路比較困難，為了提

29、高制互補(bǔ)電路比較困難，為了提高npn晶體管晶體管的性能，常需摻金，而摻金對于的性能，常需摻金，而摻金對于pnp管的性管的性能不利。在介質(zhì)隔離中，二氧化硅具有阻能不利。在介質(zhì)隔離中，二氧化硅具有阻止金擴(kuò)散的掩蔽作用，所以，可采取選擇止金擴(kuò)散的掩蔽作用，所以，可采取選擇擴(kuò)散法，制造出互補(bǔ)的晶體管。擴(kuò)散法，制造出互補(bǔ)的晶體管。（4 4）抗輻射的能力強(qiáng)抗輻射的能力強(qiáng)。 輻射能在輻射能在pnpn結(jié)上產(chǎn)生光電流，當(dāng)結(jié)上產(chǎn)生光電流，當(dāng)光電流足夠大時(shí)，能使隔離結(jié)本身參與晶體管工作。而用光電流足夠大時(shí)，能使隔離結(jié)本身參與晶體管工作。而用介質(zhì)隔離，則可避免這種現(xiàn)象。介質(zhì)隔離，則可避免這種現(xiàn)象。缺點(diǎn)缺點(diǎn) （1 1）

30、n n型單晶層厚度和均勻性不易精確控制。例如型單晶層厚度和均勻性不易精確控制。例如對尺寸小的晶體管，單晶層厚，容易使集電極串聯(lián)電阻增對尺寸小的晶體管，單晶層厚，容易使集電極串聯(lián)電阻增大；單晶層太薄，又可能因晶體管與重?fù)诫s區(qū)相連，使擊大；單晶層太薄，又可能因晶體管與重?fù)诫s區(qū)相連，使擊穿電壓下降和特性變壞。為了得到電路的最佳性能和較高穿電壓下降和特性變壞。為了得到電路的最佳性能和較高的成品率，必須把的成品率，必須把單晶厚度控制在比較小的公差范圍內(nèi)單晶厚度控制在比較小的公差范圍內(nèi)，因此要求因此要求原始單晶片兩面平行原始單晶片兩面平行，而且在，而且在研磨過程中精確控研磨過程中精確控制制。這就增加了研磨

31、難度，工藝控制很困難。這就增加了研磨難度，工藝控制很困難。（2 2）工藝復(fù)雜，成本高，不易于大量生產(chǎn)。）工藝復(fù)雜，成本高，不易于大量生產(chǎn)。（3 3）浪費(fèi)半導(dǎo)體材料，原始單晶片有）浪費(fèi)半導(dǎo)體材料，原始單晶片有95%95%以上都以上都磨掉了。磨掉了。（4 4）芯片占用面積大。由于刻槽腐蝕時(shí)的深度與）芯片占用面積大。由于刻槽腐蝕時(shí)的深度與寬度比約為寬度比約為1:21:2，這樣隔離槽占去了很大的面積，這樣隔離槽占去了很大的面積，影響了集成度，難用于大規(guī)模集成電路。影響了集成度，難用于大規(guī)模集成電路。由于這些缺點(diǎn)限制了二氧化硅介質(zhì)隔離的廣泛應(yīng)由于這些缺點(diǎn)限制了二氧化硅介質(zhì)隔離的廣泛應(yīng)用，目前只有當(dāng)用，目

32、前只有當(dāng)pnpn結(jié)性能達(dá)不到要求時(shí)，才采用結(jié)性能達(dá)不到要求時(shí)，才采用介質(zhì)隔離。近來，介質(zhì)隔離工藝有了新的突破，介質(zhì)隔離。近來，介質(zhì)隔離工藝有了新的突破，即所謂即所謂V V型槽介質(zhì)隔離型槽介質(zhì)隔離。二、二、V型槽介質(zhì)隔離型槽介質(zhì)隔離 在二氧化硅介質(zhì)隔離工藝中，采用在二氧化硅介質(zhì)隔離工藝中，采用硝酸硝酸-氫氫氟酸氟酸混合液進(jìn)行刻槽，由于在該溶液中的混合液進(jìn)行刻槽，由于在該溶液中的腐蝕速率是各向同性的腐蝕速率是各向同性的，造成槽寬幾乎等，造成槽寬幾乎等于槽深的兩倍的結(jié)果，因此硅片的利用面于槽深的兩倍的結(jié)果，因此硅片的利用面積大大減少。另外，由于隔離槽的積大大減少。另外，由于隔離槽的尺寸依尺寸依賴于腐

33、蝕劑的溫度賴于腐蝕劑的溫度、腐蝕時(shí)間腐蝕時(shí)間等因素，因等因素，因此不能精確控制隔離槽的尺寸，造成成品此不能精確控制隔離槽的尺寸，造成成品率下降。若采用硅的率下降。若采用硅的各向異性腐蝕各向異性腐蝕，進(jìn)行，進(jìn)行V型刻槽便可克服上述弊病。型刻槽便可克服上述弊病。 在在KOH溶液（溶液（KOH23.4%，正丙醇，正丙醇13.3%，H2O63.3%，溫度，溫度80-82度）中度）中取向的取向的硅要比硅要比取向的硅腐蝕速率快取向的硅腐蝕速率快30-4030-40倍，倍，取取單晶作為襯底，由于垂直方向的腐單晶作為襯底，由于垂直方向的腐蝕速度比橫向快得多，結(jié)果形成一個(gè)蝕速度比橫向快得多，結(jié)果形成一個(gè)V V形

34、的形的隔離槽，腐蝕的垂直深度為隔離槽，腐蝕的垂直深度為h h與表面槽寬與表面槽寬w w的關(guān)系的關(guān)系 h=(w/2)tg54.7h=(w/2)tg54.71.腐蝕腐蝕V型槽原理型槽原理2.V型槽二氧化硅介質(zhì)隔離工藝型槽二氧化硅介質(zhì)隔離工藝 下圖為下圖為V型槽二氧化硅型槽二氧化硅介質(zhì)隔離工藝流程。介質(zhì)隔離工藝流程。為了獲得良好為了獲得良好的的V型槽，必型槽，必須具備適當(dāng)?shù)捻毦邆溥m當(dāng)?shù)墓に嚄l件。工藝條件。（1）晶向）晶向（2）配方和）配方和溫度溫度（3）背面保）背面保護(hù)。護(hù)。12-3 pn12-3 pn結(jié)結(jié)- -介質(zhì)混合隔離介質(zhì)混合隔離為了適應(yīng)日益發(fā)展的大規(guī)模集成電路的需要，又為了適應(yīng)日益發(fā)展的大規(guī)

35、模集成電路的需要，又出現(xiàn)了在出現(xiàn)了在pnpn結(jié)與介質(zhì)隔離工藝基礎(chǔ)上發(fā)展起來的結(jié)與介質(zhì)隔離工藝基礎(chǔ)上發(fā)展起來的新型隔離工藝新型隔離工藝- -側(cè)面用介質(zhì)，底面用側(cè)面用介質(zhì)，底面用pnpn結(jié)的混合式結(jié)的混合式隔離隔離。這種隔離方法比介質(zhì)隔離工藝簡單，而隔。這種隔離方法比介質(zhì)隔離工藝簡單，而隔離性能又優(yōu)于離性能又優(yōu)于pnpn結(jié)隔離，受到了人們的重視，近結(jié)隔離，受到了人們的重視，近年來發(fā)展很快，尤其是年來發(fā)展很快，尤其是等平面隔離等平面隔離、多孔硅氧化多孔硅氧化隔離隔離和和V V型槽隔離型槽隔離等，在大規(guī)模集成電路中是很有等，在大規(guī)模集成電路中是很有前途的。前途的。一、等平面隔離一、等平面隔離1.原理和

36、工藝原理和工藝 等平面隔離是等平面隔離是利用了氮化硅利用了氮化硅對氧原子的掩蔽作用對氧原子的掩蔽作用，在局部覆蓋了氮化，在局部覆蓋了氮化硅的硅的硅片上進(jìn)行選擇氧化硅片上進(jìn)行選擇氧化，利用未覆蓋的，利用未覆蓋的槽區(qū)生長絕緣的二氧化硅作為兩相鄰元件槽區(qū)生長絕緣的二氧化硅作為兩相鄰元件的側(cè)壁隔離，底部采用的側(cè)壁隔離，底部采用pn結(jié)隔離這就形成結(jié)隔離這就形成了了pn結(jié)結(jié)-介質(zhì)混合隔離。介質(zhì)混合隔離。由于二氧化硅的體積為硅的由于二氧化硅的體積為硅的2.2倍，為了使頂部表面保持倍，為了使頂部表面保持平整，應(yīng)在氧化前先適當(dāng)?shù)剡M(jìn)行淺腐蝕，然后通過氧化使平整，應(yīng)在氧化前先適當(dāng)?shù)剡M(jìn)行淺腐蝕，然后通過氧化使槽和島的

37、表面做得一樣平，這就是槽和島的表面做得一樣平，這就是“等平面等平面”名稱的由來。名稱的由來。2.2.等平面隔離的優(yōu)缺點(diǎn)等平面隔離的優(yōu)缺點(diǎn)等平面隔離的優(yōu)點(diǎn)如下：等平面隔離的優(yōu)點(diǎn)如下：（1 1）能顯著減小芯片面積，提高集成度能顯著減小芯片面積，提高集成度。（2 2）元件性能得到了改善元件性能得到了改善。由于隔離區(qū)面積大大。由于隔離區(qū)面積大大縮小，就縮小，就減小了集電極與襯底之間的寄生電容減小了集電極與襯底之間的寄生電容；另外，槽區(qū)充滿二氧化硅可減小島間側(cè)壁電容，另外，槽區(qū)充滿二氧化硅可減小島間側(cè)壁電容，從而提高了工作速度。從而提高了工作速度。（3 3）芯片表面平整芯片表面平整，有利于金屬化布線，提

38、高了，有利于金屬化布線，提高了元件的可靠性。元件的可靠性。 等平面隔離滿足了高速、大規(guī)模集成電路對等平面隔離滿足了高速、大規(guī)模集成電路對工藝的要求：工藝的要求：高集成度高集成度、高成品率高成品率、高器件性能高器件性能和和高可靠性高可靠性，這是一種很有前途的隔離方法。，這是一種很有前途的隔離方法。 等平面隔離也有等平面隔離也有不足之處不足之處，主要是，主要是工藝復(fù)雜工藝復(fù)雜，需要需要薄層外延薄層外延，還必須采用，還必須采用氮化硅掩蔽氮化硅掩蔽實(shí)現(xiàn)選擇實(shí)現(xiàn)選擇氧化。另外，由于長時(shí)間的高溫氧化，會(huì)使埋層氧化。另外，由于長時(shí)間的高溫氧化，會(huì)使埋層反擴(kuò)散嚴(yán)重，引起器件性能變劣。為此，近來又反擴(kuò)散嚴(yán)重，引

39、起器件性能變劣。為此，近來又發(fā)展了多孔硅氧化隔離。發(fā)展了多孔硅氧化隔離。二、多孔硅氧化隔離二、多孔硅氧化隔離多孔硅氧化隔離法基本上和等平面法相同，主要是多孔硅氧化隔離法基本上和等平面法相同，主要是改進(jìn)改進(jìn)等等平面工藝中的平面工藝中的氧化方法氧化方法。多孔硅氧化隔離技術(shù)又稱。多孔硅氧化隔離技術(shù)又稱“PIOS”PIOS”技術(shù)，其工作原理如下：將硅片置于技術(shù)，其工作原理如下：將硅片置于氫氟酸溶液中氫氟酸溶液中進(jìn)行陽進(jìn)行陽極化，在一定條件下（極化，在一定條件下（反應(yīng)區(qū)必須有空穴存在，氫氟酸的反應(yīng)區(qū)必須有空穴存在，氫氟酸的濃度不能太低濃度不能太低），硅將會(huì)被電解液溶化和疏化，），硅將會(huì)被電解液溶化和疏化，陽極化后陽極化后的硅結(jié)構(gòu)是多孔的，因此被稱為的硅結(jié)構(gòu)是多孔的，因此被稱為多孔硅多孔硅。 由于多孔硅由于多孔硅氧化速率遠(yuǎn)大于一般單晶硅氧化速率遠(yuǎn)大于一般單晶硅，因，因此可以先將硅片進(jìn)行有選擇的陽極化，然此可以先將硅片進(jìn)行有選擇的陽極化，然后用普通的熱氧化方法進(jìn)行氧化。硅在濃后用普通的熱氧化方法進(jìn)行氧化。硅在濃氫氟酸溶液中將發(fā)生如下反應(yīng)：氫氟酸溶液中將發(fā)生如下反應(yīng)：neHSiFenHFSi2222由于二氟化硅是一種極不穩(wěn)定的化合物，將繼續(xù)發(fā)生下述由于二氟化硅是一種極不穩(wěn)定的化合物，將繼續(xù)發(fā)生下述反應(yīng)：反應(yīng)：422SiFSiSiF6242SiFHHFSiF