圖片編解碼中IDCT的FPGA實現(xiàn)研究PPT

1、圖像編解碼中IDCT的FPGA實現(xiàn)研究學(xué)生姓名：崔 磊指導(dǎo)老師：張榮芬圖像編解碼中IDCT的FPGA實現(xiàn)研究本次設(shè)計的內(nèi)容 本次設(shè)計主要以離散余弦變換的數(shù)學(xué)算法研究為基礎(chǔ)，首先建立了二維離散余弦逆變換的數(shù)學(xué)模型；然后采用快速行列分解方法實現(xiàn)了該算法的硬件設(shè)計（VHDL描述）；最后在QUARTUS II平臺上實現(xiàn)了功能仿真，結(jié)果正確。 論文的前兩章主要是介紹一些相關(guān)的知識，從第三章開始主要是這次論文的設(shè)計部分，及仿真部分。圖像編解碼中IDCT的FPGA實現(xiàn)研究 論文的背景及前景 在過去的十年，數(shù)字圖像存儲和交換發(fā)展很快。數(shù)碼相機和廉價掃描儀刺激了數(shù)字圖像廣泛應(yīng)用于消費和商業(yè)領(lǐng)域,解壓縮運用在數(shù)字

2、圖像技術(shù)的每個領(lǐng)域。 目前，圖像的正交變換被廣泛應(yīng)用于圖像的特征提取，圖像增強圖像復(fù)原，圖像壓縮和圖像識別等領(lǐng)域。圖像編解碼中IDCT的FPGA實現(xiàn)研究IDCT數(shù)學(xué)算法的研究由1D-DCT1D-IDCT 由2D-DCT2D-IDCT NCNF2u 1 2x cos xf u( 2u)(1 -N0 x） NCNf2u 1 2x cos uF u( 2x)(1 -N0u） NMCCMNFMN2 v12y cos 2u 12x cos nm,f v u2 vu10 x10y， NMCCMNMN2 v12y cos 2u 12x cos vu,F v u2 yxf10 x10y，圖像編解碼中IDCT的

3、FPGA實現(xiàn)研究2D-IDCT快速變換的實現(xiàn)方法主要有兩種：1.快速行列式分解法：利用2D-IDCT變換的可分解特性，首先對IDCT矩陣的每一行進行1D-IDCT變換，然后對變換結(jié)果的每一列進行1D-IDCT變換，得到2D-IDCT變換的結(jié)果。對于8x8子塊，需要進行16次的8點一維變換。2.直接法實現(xiàn)變換：是通過多項式轉(zhuǎn)換把要進行變換子塊分成8組進行1D-IDCT變換，然后把變換的結(jié)果進行加減組合，得到2D-IDCT變換結(jié)果。對于8x8子塊，需8次一維變換和附加組合運算。圖像編解碼中IDCT的FPGA實現(xiàn)研究 綜上兩種方法相比，第二種方法實現(xiàn)2D-IDCT變換只需要8次1D-IDCT減少了資

4、源消耗，但是時序控制復(fù)雜。第一種方法的算法規(guī)律性強，實現(xiàn)結(jié)構(gòu)直觀，時序控制簡單，本次設(shè)計采用行列分解算法。圖像編解碼中IDCT的FPGA實現(xiàn)研究IDCT硬件模塊的研究2D-IDCT設(shè)計結(jié)構(gòu)原理：圖像編解碼中IDCT的FPGA實現(xiàn)研究IDCT功能仿真2D-IDCT輸入數(shù)據(jù)：圖像編解碼中IDCT的FPGA實現(xiàn)研究2D-IDCT輸出結(jié)果：圖像編解碼中IDCT的FPGA實現(xiàn)研究 本次得到的數(shù)據(jù)通過Matlab精確計算的結(jié)果比對可知，2D-IDCT模塊的設(shè)計能夠基本正確計算結(jié)果，誤差主要受系數(shù)的近似截取和乘法器的精度影響。圖像編解碼中IDCT的FPGA實現(xiàn)研究總結(jié) 本文是針對JPEG標準的基本系統(tǒng)，應(yīng)用VHDL硬件描述語言，設(shè)計并實現(xiàn)了基于FPGA的圖像解碼主要模塊。設(shè)計充分利用了自頂向下的設(shè)計方法，使整個系統(tǒng)設(shè)計思路清晰、電路簡單、功能實用、工作穩(wěn)定；采用行列分解算法較快速簡單的完成了設(shè)計要求。 但是由于工作量較大，時間有限