一種微加速度計(jì)設(shè)計(jì)與制造

1、A kind of design and manufacturing has MEMS piezoresistive accelerometer目錄目錄微加速度計(jì)微加速度計(jì)就是使用MEMS技術(shù)制造的加速度計(jì)。由于采用了微機(jī)電系統(tǒng)技術(shù)，使得其尺寸大大縮小，一個(gè)MEMS加速度計(jì)只有指甲蓋的幾分之一大小。微加速度計(jì)是慣性傳統(tǒng)器件的代表，其理論基礎(chǔ)是牛頓第二定律。微加速度計(jì)國內(nèi)外現(xiàn)狀及應(yīng)用微加速度傳感器的研究開始于70年初，是繼微壓力傳感器之后第二個(gè)進(jìn)入市場(chǎng)的微機(jī)械傳感器。目前國外在微加速度傳感器方面做的比較好的主要有：美國加州大學(xué)Berkley分校、德國Dresden大學(xué)、日本Toyohashi大學(xué)

2、，美國AD公司（ADXL50）等 1。我國在這 方面的研究起步比較晚，距離產(chǎn)業(yè)化還有很多路要走。 目前微機(jī)電加速度傳感器的工作原理主要有壓阻式、電容式、壓電式、力平衡式、微機(jī)械熱對(duì)流式和微機(jī)械諧振式等。微加速度計(jì)典型汽車用產(chǎn)品微加速度計(jì)典型汽車用產(chǎn)品1991年AD（Analog Devices）公司生產(chǎn)出的第一個(gè)商用多晶硅表面微機(jī)械電容式加速度計(jì)AXDL-50 1995年美國的AD公司生產(chǎn)制造了5g的低加速度值汽車用加速度計(jì) 九十年代初ADI的氣囊微加速度計(jì)微加速度計(jì)發(fā)展趨勢(shì)國內(nèi)的相關(guān)研究還存在很多問題，有很多共性難題沒有解決，如：(1) 微結(jié)構(gòu)的振動(dòng)質(zhì)量比較小，產(chǎn)生的輸出信號(hào)非常微弱，基本上

3、與機(jī)械噪聲以及電噪聲同數(shù)量級(jí)，因此弱電量檢測(cè)以及噪聲抑制成為提高加速度計(jì)性能的難題;(2) 微結(jié)構(gòu)的遲滯和溫漂是影響微加速度計(jì)精度的重要因素，如何改善結(jié)構(gòu)減小遲滯效應(yīng)，采取措施降低溫漂的影響，是微加速度計(jì)實(shí)用化的重要課題;(3) 微加速度計(jì)存在明顯的橫向干擾，如何采用合理的結(jié)構(gòu)實(shí)現(xiàn)結(jié)構(gòu)在各方向解耦，并且通過合理布置檢測(cè)單元，實(shí)現(xiàn)對(duì)橫向干擾的抑制，也是研究的重要內(nèi)容;(4) 除了基于半導(dǎo)體平面工藝的特殊結(jié)構(gòu)電容式加速度計(jì)成本較低，利于批量生產(chǎn)外（例如AD 公司的微加速度計(jì)系列），其他原理的加速度計(jì)的制作成本相對(duì)較高，不利于批量生產(chǎn);針對(duì)上述問題，國內(nèi)外研究人員已經(jīng)進(jìn)行了充分的研究。采用相關(guān)雙采樣

4、接口電路能提高微弱信號(hào)的檢測(cè)能力，降低電路噪聲干擾。利用靜電力平衡實(shí)現(xiàn)微加速度計(jì)的閉環(huán)控制，提高器件的動(dòng)態(tài)性能，避免支撐梁發(fā)生大形變，降低傳感器的遲滯和非線性影響，提高器件的可靠性。也有學(xué)者采用在線溫度補(bǔ)償技術(shù)，實(shí)現(xiàn)微加速度計(jì)溫漂補(bǔ)償。同時(shí)微機(jī)電系統(tǒng)技術(shù)的進(jìn)步和工藝水平的提高，也給微加速度計(jì)的發(fā)展帶來了新的機(jī)遇。通過了解國內(nèi)外微加速度計(jì)的研究動(dòng)態(tài)，分析其研究特點(diǎn)，總結(jié)出微加速度計(jì)以下幾點(diǎn)發(fā)展趨勢(shì):(1) 高分辨率和大量程的微硅加速度計(jì)成為研究的重點(diǎn)。由于慣性質(zhì)量塊比較小，所以用來測(cè)量加速度和角速度的慣性力也相應(yīng)比較小，系統(tǒng)的靈敏度相對(duì)較低，這樣開發(fā)出高靈敏度的加速度計(jì)顯得尤為重要。無論是民用還

5、是軍事用途，精度高、量程大的微加速度計(jì)將會(huì)大大拓寬其運(yùn)用范圍。(2) 溫漂小、遲滯效應(yīng)小成為新的性能目標(biāo)，選擇合適的材料，采用合理的結(jié)構(gòu)，以及應(yīng)用新的低成本溫度補(bǔ)償環(huán)節(jié)，能夠大幅度提高微加速度計(jì)的精度。(3) 多軸加速度計(jì)的開發(fā)成為新的方向。已經(jīng)有文獻(xiàn)報(bào)道開發(fā)出三軸微硅加速度計(jì)，但是其性能離實(shí)用還有一段距離，多軸加速度計(jì)的解耦是結(jié)構(gòu)設(shè)計(jì)中的難點(diǎn)。(4) 將微加速度計(jì)表頭和信號(hào)處理電路集成在單片基體上，也能夠減小信號(hào)傳輸損耗，降低電路噪聲，抑制電路寄生電容的干擾。(5) 選擇合理的工藝手段，降低制作成本，為微加速度計(jì)批量化生產(chǎn)提供工藝路線;同時(shí)，標(biāo)準(zhǔn)化微機(jī)電系統(tǒng)工藝，為微加速度計(jì)投片生產(chǎn)提供一套

6、利于操作、重復(fù)性好的工藝方法，也是微硅加速度計(jì)發(fā)展的重要方向。微加速度計(jì)具有尺寸小、重量輕、成本低、易集成、功耗小等特點(diǎn).量程.靈敏度：降低剛度，增加質(zhì)量.動(dòng)態(tài)范圍：提高加速度計(jì)的固有頻率，但這與提高靈敏度有矛盾.反應(yīng)時(shí)間：提高固有頻率微加速度計(jì)基本原理m加速度測(cè)量方向讀出傳感器殼體檢測(cè)質(zhì)量阻尼器彈簧質(zhì)量塊運(yùn)動(dòng)方程無阻尼固有頻率阻尼比rrrmxcxkxma0km2cmk品質(zhì)因子12Q拉氏變換得傳遞函數(shù)的幅值和相位分別為222200( )1( )( )()(/)rXHAQ01220tanQ 傳遞函數(shù)幅值由圖可見，為提高靈敏度，需要降低固有頻率。降低固有頻率有兩個(gè)方案：降低剛度或增大質(zhì)量。在單位階

7、躍加速度作用下的響應(yīng)為00()10tatt其中由圖可見，對(duì)于開環(huán)速度傳感器，為提高速度，傳感器應(yīng)該有較大的阻尼比（即品質(zhì)因子）。若采用反饋控制，相對(duì)位移基本被控在零位，可以采用小阻尼或大品質(zhì)因子微加速度計(jì)的分類：.微型開環(huán)加速度計(jì).微型閉環(huán)加速度計(jì)：.梳齒式微機(jī)電加速度計(jì).“蹺蹺板”擺式微加速度計(jì).“三明治”擺式微加速度計(jì).靜電懸浮式微加速度計(jì)按敏感信號(hào)方式：.微型電容式加速度計(jì).微型壓阻式加速度計(jì).微型壓電式加速度計(jì).隧道電流式加速度計(jì).熱對(duì)流式微加速度計(jì)按敏感軸數(shù)量：.單軸微加速度計(jì).雙軸微加速度計(jì).三軸微加速度計(jì)按加工方式：.微機(jī)械表面加工加速度計(jì).微機(jī)械體加工加速度計(jì)壓阻式微加速度計(jì)是

8、由懸臂梁和質(zhì)量塊以及布置在梁上的壓阻組成，橫梁和質(zhì)量塊常為硅材料。當(dāng)懸臂梁發(fā)生變形時(shí)，其固定端一側(cè)變形量最大，故壓阻薄膜材料就被布置在懸臂梁固定端一側(cè)（如圖所示）。當(dāng)有加速度輸入時(shí)，懸臂梁在質(zhì)量塊受到的慣性力牽引下發(fā)生變形，導(dǎo)致固連的壓阻膜也隨之發(fā)生變形，其電阻值就會(huì)由于壓阻效應(yīng)而發(fā)生變化，導(dǎo)致壓阻兩端的檢測(cè)電壓值發(fā)生變化，從而可以通過確定的數(shù)學(xué)模型推導(dǎo)出輸入加速度與輸出電壓值的關(guān)系。壓阻式微加速度計(jì)原理圖電阻半導(dǎo)體壓阻效應(yīng)為電阻率取得金屬應(yīng)變片（電阻率不隨應(yīng)變變化而變化）1 2RvR 應(yīng)變靈敏度系數(shù)12（即（12）v）對(duì)晶體材料，電阻率與應(yīng)變有關(guān)，定義壓阻系數(shù)：1 表示單位應(yīng)力電阻率的相位變

9、化，則應(yīng)變靈敏度系數(shù)為112tEEv常用壓阻材料：p+或n+多晶硅金屬加速度傳感器結(jié)構(gòu)原理圖一種壓阻式微加速度計(jì)的原理如圖所示，這種壓阻式加速度計(jì)采用表面微機(jī)械加工工藝，利用電鍍銅技術(shù)在傳感器的慣性質(zhì)量塊區(qū)域形成銅質(zhì)量塊。其主體結(jié)構(gòu)層為低應(yīng)力氮化硅薄膜，在四個(gè)固支梁中間的質(zhì)量塊區(qū)域電鍍了銅，形成質(zhì)量塊。四個(gè)氮化硅梁上分別集成有一個(gè)多晶硅壓阻條，四個(gè)電阻構(gòu)成惠斯通電橋。力學(xué)模型如圖：固支梁結(jié)構(gòu)物理模型考慮梁本身的質(zhì)量遠(yuǎn)小于質(zhì)量塊的質(zhì)量，結(jié)構(gòu)可簡化為彈簧質(zhì)量塊模型。根據(jù)力學(xué)相關(guān)理論，以左側(cè)梁為例，梁上表面應(yīng)力為12312xM aTxaxbh質(zhì)量塊處的位移為3132MS iNM awaEb h式中為

10、氮化硅楊氏模量計(jì)算的應(yīng)力分布曲線如圖所示。從圖中可以看出梁上表面應(yīng)力呈對(duì)稱分布。梁根部和梁靠近質(zhì)量塊的部分應(yīng)力最大，且符號(hào)相反。將壓阻設(shè)計(jì)在應(yīng)力最大的部位，可以獲得最大的壓阻輸出。SiNE固支梁上表面的應(yīng)力分布示意圖加速度計(jì)靈敏度壓阻式加速度計(jì)利用壓阻效應(yīng)輸出電壓信號(hào)。根據(jù)壓阻效應(yīng)的原理，施加在壓阻條上的應(yīng)力大小決定了壓阻輸出信號(hào)的大小直接計(jì)算多晶硅壓阻條上的應(yīng)力比較困難，而氮化硅梁上表面的應(yīng)力分布已由上式給出，則可利用氮化硅梁上表面的應(yīng)力來間接計(jì)算多晶硅的應(yīng)力。多晶硅壓阻條淀積與氮化硅薄膜上表面，二者具有相同的應(yīng)變量，但由于多晶硅和氮化硅材料的楊氏模量不同，同樣的應(yīng)變產(chǎn)生的應(yīng)力不同。考慮到楊

11、氏模量的差異，多晶硅壓阻條上的應(yīng)力可表示為式中因子為：SiSiNTT22Si11SiSiNSiNEvEv式中：為多晶硅楊氏模量；為多晶硅泊松比；為氮化硅楊氏模量；為氮化硅泊松比。另外，作為加速度計(jì)主體結(jié)構(gòu)材料的氮化硅薄膜采用LPCVD的方法淀積而成。對(duì)于固支梁結(jié)構(gòu)，薄膜的殘余應(yīng)力相當(dāng)于給梁試駕了一個(gè)軸向力。軸向力增加了梁的等效剛度，增大的倍數(shù)可用因子表示：SiESivSiNESiNv20121 0.2949SiNT aEh 式中為軸向應(yīng)力，這里取值為90MP。等效剛度的增大，使得在同樣外加加速度情況下，質(zhì)量塊產(chǎn)生的位移減小為無軸向力時(shí)的，對(duì)應(yīng)的梁根部彎曲應(yīng)變也相應(yīng)減小，最終導(dǎo)致壓阻靈敏度減小為

12、無殘余應(yīng)力情況時(shí)的帶入相應(yīng)數(shù)據(jù)得到為8.405。0T11考慮到多晶硅橫向壓阻系數(shù)遠(yuǎn)小于縱向壓阻系數(shù)。同時(shí)梁的寬度遠(yuǎn)小于長度，忽略梁形變中的橫向效應(yīng)，設(shè)壓阻條長度為，綜合以上兩個(gè)因子的影響，加速度傳感器的靈敏度表達(dá)式為ra1232LrMSaabh 經(jīng)計(jì)算得到。在V供電情況下，加速度計(jì)的理論設(shè)計(jì)靈敏度為5.25/SV V g26.3/Vg自檢測(cè)功能原理為實(shí)現(xiàn)靜電自檢測(cè)結(jié)構(gòu)，在襯底硅上進(jìn)行離子注入來摻入雜質(zhì)磷，降低襯底的電阻率，使得襯底與電鍍的銅質(zhì)量塊形成一對(duì)電極。如圖所示，當(dāng)在電極兩端加直流電壓時(shí)，由于電容電力的作用，使得質(zhì)量塊向襯底方向移動(dòng)，導(dǎo)致壓阻電橋輸出電壓產(chǎn)生變化。2022cAFVd自檢測(cè)

13、功能原理圖電容靜電力的公式為式中：A為銅質(zhì)量塊面積；為真空介電常數(shù)；d為質(zhì)量塊到襯底的距離。0自檢測(cè)功能可用于快速檢測(cè)器件好壞；在器件芯片大規(guī)模生產(chǎn)中，能夠?qū)崿F(xiàn)在線測(cè)試來顯著降低制造中的測(cè)試成本，提高測(cè)試效率。在實(shí)際器件應(yīng)用中，也為快速故障檢測(cè)提供了一個(gè)快捷簡便的測(cè)試手段。該芯片采用普通四寸雙拋硅片為基底材料，利用LPCVD沉積作為犧牲層，在沉積低應(yīng)力氮化硅作為器件為機(jī)械結(jié)構(gòu)材料，然后通過離子注入，RIE刻蝕，金屬濺射以及電鍍等工藝在器件上形成壓阻電橋和質(zhì)量塊。整個(gè)流程均采用表面微機(jī)械加工技術(shù)，與集成電路制造工藝可以很好的兼容。利用深腐蝕工藝制作蓋板片，最后利用BCB(benzocyclobu

14、tcne)鍵合工藝將蓋板片與正片對(duì)準(zhǔn)鍵合，保護(hù)可動(dòng)部件不被破壞。具體實(shí)現(xiàn)的工藝流程如圖所示。2/()SiOPSG phosphoroussiliconglass工藝流程圖(1)首先在450um的雙拋硅片上進(jìn)行磷離子注入，形成襯底電極。接著氧化一層0.1um厚德二氧化硅，然后利用LPCVD工藝在二氧化硅層上沉積一層0.3um厚的低應(yīng)力氮化硅作為隔離層。接下來淀積um的LTO(low temperatere oxide)作為犧牲層。在LTO層上利用RIE進(jìn)行刻蝕，形成腐蝕孔。同時(shí)由于質(zhì)量塊區(qū)域面積較大，為防止后面形成的氮化硅薄膜出現(xiàn)坍塌，還要在適當(dāng)?shù)奈恢每坛雎孕∮诟g孔的空洞，以便形成氮化硅立柱支

15、撐薄膜結(jié)構(gòu)。接著淀積0.25um的PSG覆蓋LTO犧牲層，由于可是孔位置的LTO已被上一步的RIE刻蝕掉，所以刻蝕孔處只淀積了0.25um的PSG，這就為后面釋放LTO犧牲層留出了腐蝕通道。同時(shí)還要利用RIE工藝將預(yù)留的支撐立柱位置處的PSG刻蝕掉。接下來LPCVD沉積1.2um厚德低應(yīng)力氮化硅薄膜形成傳感器立體結(jié)構(gòu)。再沉積一層0.4um的多晶硅層，對(duì)其進(jìn)行離子注入摻入雜質(zhì)硼。然后刻出電阻條，形成的方塊電阻大約90歐姆。(2)利用RIE工藝，在結(jié)構(gòu)上刻開刻蝕孔，然后用百分子四十的氫氟酸溶液腐蝕掉結(jié)構(gòu)下面的犧牲層。接著淀積1.4um厚德TEOS(tetrethylorthosilicate)堵住

16、腐蝕孔，防止釋放后的薄膜結(jié)構(gòu)在后續(xù)工藝中被破壞。在沉積一層0.1um的低應(yīng)力氮化硅作為鈍化層。接著刻蝕引線孔，濺射1.2um的金屬鋁，刻出鋁引線，連接電阻形成惠斯通橋。同時(shí)鋁線分別連接到襯底和銅質(zhì)量塊，形成自檢測(cè)電極的輸入端(3)在整片上濺射0.15um鈦鎢/銅作為種子層，利用光刻膠做掩膜進(jìn)行電鍍，在結(jié)構(gòu)的慣性質(zhì)量區(qū)域電鍍um厚德銅做質(zhì)量塊。由于光刻膠的保護(hù)，腐蝕孔和支撐立柱處沒有電鍍銅，以便于結(jié)構(gòu)釋放。然后利用稀硫酸雙氧水溶液和純雙氧水溶液分別去除種子層的銅和鈦鎢。最后噴膠m作為掩膜，利用RIE工藝釋放結(jié)構(gòu)。(4)由于在后續(xù)劃片工藝中，傳感器的可動(dòng)部件很容易受到損傷，因此劃片前要對(duì)傳感器的可動(dòng)部件進(jìn)行保護(hù)。利用BCB鍵合工藝，將同樣大小的蓋板片與正片進(jìn)行鍵合，形成加速度傳感器的預(yù)封裝。右圖顯示的是加速度計(jì)完整的掃描電鏡照片(剝除蓋板后)。如圖中所示，多晶硅壓阻做成折疊形狀，有效增加了電阻長度，降低了電橋的直流功耗。加速度計(jì)電鏡照片本材料介