總結(jié)一下自己在調(diào)試ADRF6602過程中遇到的一些問題和注

1、總結(jié)一下自己在調(diào)試ADRF6602過程中遇到的一些問題和注意事項(xiàng)，希望對正在調(diào)試的朋友有些幫助。1、 硬件原理圖中標(biāo)注NC的器件可以不焊接，V3=5V，V4=3.3V（1） 管腳CLK,DATA,LE上接高電平時(shí)，最大電壓為3.6V，一般取3.3V。（2） 管腳VCC1，VCC2，VCC_LO,VCC_MIX,VCC_V2I上的最大電壓為5.25V，一般取5V。（3） 管腳LODRV_EN，PLL_EN上接高電平時(shí)，最大電壓為3.6V。ADI資料中的參考電路圖是用2個(gè)10K的電阻對5V進(jìn)行分壓，實(shí)測LODRV_EN，PLL_EN上的高電壓為2.5V。在實(shí)際電路中嘗試直接接3.3V電壓，ADRF

2、6602也可以正常工作。（4） 管腳6 REF_IN參考輸入，典型峰峰值為1V p-p，頻率是12MHZ160MHZ。建議頻率選擇高一些的，當(dāng)輸入頻率較低時(shí)，會(huì)有壓擺率的要求。而且通常來講，建議使用方波作為參考輸入信號(hào)。方波壓擺率比較高，會(huì)有良好的抖動(dòng)性能。（這部分是ADI的工程師提供的建議）。我選用的是JFVNY公司的40M溫補(bǔ)振蕩器TC32-NAAIH-40，其波形圖如下圖：(5)管腳8 MUXOUT一定要引出來，用來測試芯片是否能正常驅(qū)動(dòng)。2、 軟件（1） 時(shí)序CLK和LE的時(shí)序關(guān)系圖如下，24個(gè)數(shù)據(jù)脈沖后到下一組數(shù)據(jù)脈沖之前，LE要一直保持高電平，而不是像IC資料中顯示的這樣：下圖是連

3、續(xù)寫兩組數(shù)據(jù)，看得更清楚一些。開始寫數(shù)據(jù)時(shí)CLK和LE的時(shí)序關(guān)系圖如下：結(jié)束寫數(shù)據(jù)時(shí)CLK和LE的時(shí)序關(guān)系圖如下：向ADRF6602寫入數(shù)據(jù)0x555555的波形圖如下：更清楚一點(diǎn)的截圖如下：（2） 程序代碼（以驗(yàn)證）注意：0x07寄存器中的DB21并不像IC資料中寫的這樣：而是下面的值：#define MIXER_BIAS_ENABLE 0x0#define MIXER_BIAS_DISABLE 0x200000下面是完整的代碼（本振使用的是內(nèi)部本振）/#defineINTEGER_DIVIDE_CONTROL0x00/#defineMODULUS_DIVIDE_CONTROL0x01/#d

4、efineFRACTIONAL_DIVIDE_CONTROL 0x02/#defineMODULATOR_DITHER_CONTROL 0x03/#definePLL_CHARGE_PUMP_PFD_REFERENCE_PATH_CONTROL 0x04/#definePLL_ENABLE_AND_LO_PATH_CONTROL 0x05/#defineVCO_CONTROL_AND_VCO_ENABLE 0x06/#defineMIXER_BIAS_ENABLE_AND_EXTERNAL_VCO_ENABLE 0x07/*reg0*/#defineFRACTIONAL 0x0#defineI

5、NTEGER 0x400#defineINTEGER_DIVIDE_RATIO(x) (x<<3)/*reg1*/#defineMODULUS_VALUE(x) (x<<3)/*reg2*/#defineFRACTIONAL_VALUE(x) (x<<3)/*reg3*/#defineDITHER_RESTART_VALUE(x) (x<<3)/#defineDITHER_DISABLE 0x0/#defineDITHER_ENABLE 0x100000/#defineDITHER_MAGNITUDE_15 0x0/#defineDITHER_M

6、AGNITUDE_7 0x200000/#defineDITHER_MAGNITUDE_3 0x400000/#defineDITHER_MAGNITUDE_1 0x600000/*reg4*/#definePFD_ANTIBACKLASH_DELAY_0ns 0x0/#definePFD_ANTIBACKLASH_DELAY_0_5ns 0x08/#definePFD_ANTIBACKLASH_DELAY_0_75ns 0x10/#definePFD_ANTIBACKLASH_DELAY_0_9ns 0x18/#definePFD_REFERENCE_PATH_EDGE_FALLING 0x

7、0/#definePFD_REFERENCE_PATH_EDGE_RISING 0x20/#definePFD_DIVIDER_PATH_EDGE_FALLING 0x0/#definePFD_DIVIDER_PATH_EDGE_RISING 0x40/#defineCP_CONTROL_BOTH_ON 0x0/#defineCP_CONTROL_PUMP_DOWN 0x80/#defineCP_CONTROL_PUMP_UP 0x100/#defineCP_CONTROL_TRISTATE 0x180/#defineCP_CONTROL_BASED_ON_STATE_OF_DB7_DB8 0

8、x0/#defineCP_CONTROL_FROM_PFD 0x200/#defineCP_CURRENT_250uA 0x0/#defineCP_CURRENT_500uA 0x400/#defineCP_CURRENT_750uA 0x800/#defineCP_CURRENT_1000uA 0xc00#definePFD_PHASE_OFFSET_MULTIPLIER(x) (x<<12)/#definePFD_PHASE_OFFSET_POLARITY_NEGATIVE 0x0/#definePFD_PHASE_OFFSET_POLARITY_POSITIVE 0x2000

9、0/#defineCP_CURRENT_REFERENCE_SOURCE_INTERNAL 0x0/#defineCP_CURRENT_REFERENCE_SOURCE_EXTERNAL 0x40000#defineINPUT_REF_PATH_SOURCE_2_REF 0x0#defineINPUT_REF_PATH_SOURCE_1_REF 0x80000#defineINPUT_REF_PATH_SOURCE_0_5_REF 0x100000#defineINPUT_REF_PATH_SOURCE_0_25_REF 0x180000#defineREF_OUTPUT_MUX_SELECT

10、_LOCK_DETECT 0x0#defineREF_OUTPUT_MUX_SELECT_VPTAT 0x200000#defineREF_OUTPUT_MUX_SELECT_1_REFIN 0x400000#defineREF_OUTPUT_MUX_SELECT_0_5_REFIN 0x600000#defineREF_OUTPUT_MUX_SELECT_2_REFIN 0x800000#defineREF_OUTPUT_MUX_SELECT_TRISTATE 0xA00000/*reg5*/#defineLO_OUTPUT_DRIVER_OFF 0x0/#defineLO_OUTPUT_D

11、RIVER_ON 0x8/#defineLO_OUTPUT 0x0/#defineLO_INPUT 0x10/#defineLO_OUTPUT_DIVIDE_BY_1 0x0/#defineLO_OUTPUT_DIVIDE_BY_2 0x20#definePLL_DISABLE 0x0#definePLL_ENABLE 0x40/#defineCAP_DAC(x) (x<<8)/*reg6*/#defineVCO_BAND_SELECT_FROM_SPI(x) (x<<3)/#defineVCO_BW_SW_SOURCE_CONTROL_BAND 0x0/#define

12、VCO_BW_SW_SOURCE_CONTROL_SPI 0x200#defineVCO_AMPLITUDE(x) (x<<10)/#defineVCO_SWITCH_REGULAR 0x0/#defineVCO_SWITCH_BAND_CAL 0x10000/#defineVCO_DISABLE 0x0/#defineVCO_ENABLE 0x20000/#defineVCO_LDO_DISABLE 0x0/#defineVCO_LDO_ENABLE 0x40000/#defineLDO_3V3_DISABLE 0x0/#defineLDO_3V3_ENABLE 0x80000/

13、#defineCP_DISABLE 0x0/#defineCP_ENABLE 0x100000/*reg7*/#define MIXER_BIAS_ENABLE 0x0/#define MIXER_BIAS_DISABLE 0x200000#define INTERNAL_VCO_ENABLE 0x0#define EXTERNAL_VCO_ENABLE 0x400000void ADRF6602_reg_write(unsigned long reg_value, unsigned char reg_address) unsigned char i=24;reg_value = reg_va

14、lue | reg_address;/combine a 24 bit dateADRF6602_LE_H;/ LE_#: 1ADRF6602_CLK_L;/asm("nop"); / LE setup timeADRF6602_LE_L;/ LE_#: 0while(i-) if(reg_value&0x800000) ADRF6602_DATA_H; else ADRF6602_DATA_L; reg_value<<=1; ADRF6602_CLK_H; delay_nus(1); ADRF6602_CLK_L; delay_1us();ADRF66

15、02_LE_H;/ LE_#: 1/* RFin :1000MHZ-3100MHZ LO :1550MHZ-2150MHZ REF_IN:12MHZ-160MHZLO=REF_IN*(INT+FRAC/MOD)取REF_IN=40MHZ，LO=1520,Fin=1500MHZ計(jì)算得INT=38，F(xiàn)RAC=0, MOD=0*/void ADRF6602_init(void) /*write reg5* LO_OUTPUT_DIVIDE_BY_2 INTERNAL_LO_OUTPUT LO_OUTPUT_DRIVER_OFF */ ADRF6602_reg_write(PLL_DISABLE|0x

16、20,0x05);delay_nms(126);/delay 126ms > 100msADRF6602_reg_write(PLL_ENABLE|0x20,0x05);delay_nus(400);/*write reg7* MIXER_BIAS_ENABLE*/ADRF6602_reg_write(INTERNAL_VCO_ENABLE,0x07);delay_nus(400);/*write reg6* CP_ENABLE LDO_3V3_ENABLE VCO_LDO_ENABLE VCO_ENABLE VCO_SWITCH_REGULAR VCO_BW_SW_SOURCE_CON

17、TROL_BAND */ADRF6602_reg_write(0x1e0000|VCO_AMPLITUDE(63)|VCO_BAND_SELECT_FROM_SPI(32),0x06);delay_nus(400);/*write reg4* CP_CURRENT_REFERENCE_SOURCE_INTERNAL PFD_PHASE_OFFSET_POLARITY_POSITIVE CP_CURRENT_500uA CP_CONTROL_FROM_PFD CP_CONTROL_TRISTATE PFD_REFERENCE_PATH_EDGE_RISING */ADRF6602_reg_write(REF_OUTPUT_MUX_SELECT_0_5_REFIN|INPUT_REF_PATH_SOURCE_1_REF|PFD_PHASE_OFFSET_MULTIPLIER(10)|0x207e0,0x04);delay_nus(400);/*write reg3* DITHER_MAGNITUDE_15 DITHER_ENABLE */ADRF6602_reg_write(0x100000|DITHER_RESTAR