數字電子技術基礎第五版期末知識點總結.doc

1、數電課程各章重點第一、二章邏輯代數基礎知識要點各種進制間的轉換，邏輯函數的化簡。一、 二進制、十進制、十六進制數之間的轉換；二進制數的原碼、反碼和補碼 .8421碼二、 邏輯代數的三種基本運算以及5種復合運算的圖形符號、表達式和真值表：與、或、非三、 邏輯代數的基本公式和常用公式、基本規(guī)則邏輯代數的基本公式邏輯代數常用公式：吸收律：消去律： 多余項定律：反演定律： 基本規(guī)則：反演規(guī)則和對偶規(guī)則，例1-5四、 邏輯函數的三種表示方法及其互相轉換邏輯函數的三種表示方法為：真值表、函數式、邏輯圖會從這三種中任一種推出其它二種，詳見例1-7五、 邏輯函數的最小項表示法：最小項的性質；例1-8六、 邏輯

2、函數的化簡：要求按步驟解答1、 利用公式法對邏輯函數進行化簡 2、 利用卡諾圖對邏輯函數化簡3、 具有約束條件的邏輯函數化簡例1.1 利用公式法化簡 解：例1.2 利用卡諾圖化簡邏輯函數 約束條件為解：函數Y的卡諾圖如下：第三章門電路知識要點各種門的符號，邏輯功能。一、三極管開、關狀態(tài)1、飽和、截止條件：截止：， 飽和：2、反相器飽和、截止判斷二、基本門電路及其邏輯符號與門、或非門、非門、與非門、OC門、三態(tài)門、異或；傳輸門、OC/OD門及三態(tài)門的應用三、門電路的外特性1、輸入端電阻特性：對TTL門電路而言，輸入端通過電阻接地或低電平時，由于輸入電流流過該電阻，會在電阻上產生壓降，當電阻大于開

3、門電阻時，相當于邏輯高電平。 習題2-75、輸出低電平負載電流IOL6、扇出系數NO 一個門電路驅動同類門的最大數目第四章組合邏輯電路知識要點組合邏輯電路的分析、設計，利用集成芯片實現邏輯函數。（74138, 74151等）一、 組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關二、 組合邏輯電路的分析方法（按步驟解題）三、 若干常用組合邏輯電路譯碼器（74LS138）全加器（真值表分析）數據選擇器（74151和74153）四、 組合邏輯電路設計方法（按步驟解題）1、 用門電路設計 2、 用譯碼器、數據選擇器實現例3.1 試設計一個三位多數表決電路1、 用與非門實現2、

4、用譯碼器74LS138實現3、 用雙4選1數據選擇器74LS153解：1. 邏輯定義設A、B、C為三個輸入變量，Y為輸出變量。 邏輯1表示同意，邏輯0表示不同意，輸出變量Y=1表示事件成立，邏輯0表示事件不成立。 2. 根據題意列出真值表如表3.1所示 表3.13. 經化簡函數Y的最簡與或式為：4. 用門電路與非門實現函數Y的與非與非表達式為：邏輯圖如下：5. 用38譯碼器74LS138實現由于74LS138為低電平譯碼，故有由真值表得出Y的最小項表示法為：用74LS138實現的邏輯圖如下：6. 用雙4選1的數據選擇器74LS153實現74LS153內含二片雙4選1數據選擇器，由于該函數Y是三

5、變量函數，故只需用一個4選1即可，如果是4變量函數，則需將二個4選1級連后才能實現74LS153輸出Y1的邏輯函數表達式為：三變量多數表決電路Y輸出函數為：令 A=A1，B=A0，C用D10D13表示，則 D10=0，D11=C，D12=C，D13=1 邏輯圖如下：7.用151實現注：實驗中1位二進制全加器設計：用138或153如何實現？1位二進制全減器呢？第五章 觸發(fā)器知識要點考題類型：寫特性方程，畫波形圖。一、 觸發(fā)器：能儲存一位二進制信號的單元二、 各類觸發(fā)器框圖、功能表和特性方程RS： SR=0JK： D： T： T： 三、 各類觸發(fā)器動作特點及波形圖畫法基本RS觸發(fā)器：SD、RD每一

6、變化對輸出均產生影響時鐘控制RS觸發(fā)器：在CP高電平期間R、S變化對輸出有影響主從JK觸發(fā)器：在CP=1期間，主觸發(fā)器狀態(tài)隨R、S變化。 CP下降沿，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉。 在CP=1期間，JK狀態(tài)應保持不變，否則會產生一次狀態(tài)變化。 T觸發(fā)器：Q是CP的二分頻邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達時輸入信號狀態(tài)。 四、 觸發(fā)器轉換D觸發(fā)器和JK觸發(fā)器轉換成T和T觸發(fā)器第六章 時序邏輯電路知識要點考題類型：分析邏輯電路，設計N進制。一、時序邏輯電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號，還和電路原狀態(tài)有關。 時序邏輯電路由組合邏輯電路和存儲電路組成。

7、 二、同步時序邏輯電路的分析方法（按步驟解題）邏輯圖寫出驅動方程寫出狀態(tài)方程寫出輸出方程寫出狀態(tài)轉換表畫出狀態(tài)轉換圖 說明邏輯功能，判斷自啟動。 （詳見例5-1）三、 典型時序邏輯電路1. 移位寄存器及移位寄存器型計數器。 2. 用T觸發(fā)器構成二進制加法計數器構成方法。 T0=1T1=Q0Ti=Qi-1 Qi-2 Q1 Q0 3. 集成計數器框圖及功能表的理解4位同步二進制計數器74LS161：異步清0（低電平），同步置數，CP上升沿計數，功能表4位同步十進制計數器74LS160：同74LS161同步十六進制加/減計數器74LS191：無清0端，只有異步預置端，功能表 雙時鐘同步十六進制加減計

8、數器74LS193：有二個時鐘CPU，CPD，異步置0（H），異步預置（L）四、 時序邏輯電路的設計 （按步驟解題）1用觸發(fā)器組成同步計數器的設計方法及設計步驟（例5-3）邏輯抽象狀態(tài)轉換圖畫出次態(tài) 以及各輸出的卡諾圖利用卡諾圖求狀態(tài)方程和驅動方程、輸出方程檢查自啟動（如不能自啟動則應修改邏輯）畫邏輯圖2 用集成計數器組成任意進制計數器的方法反饋置0法：如果集成計數器有清零端，則可控制清零端來改變計數長度。 如果是異步清零端，則N進制計數器可用第N個狀態(tài)譯碼產生控制信號控制清零端，如果是同步清零，則用第N-1個狀態(tài)譯碼產生控制信號，產生控制信號時應注意清零端時高電平還是低電平。 反饋置數法：控

9、制預置端來改變計數長度。 如果異步預置，則用第N個狀態(tài)譯碼產生控制信號如果同步預置，則用第N-1個狀態(tài)譯碼產生控制信號，也應注意預置端是高電平還是低電平。 兩片間進位信號產生：有串行進位和并行進位二種方法詳見例5-5至5-8第七八章可編程邏輯器件知識要點一、半導體存儲器的分類及功能（了解）從功能上分二、半導體存儲器結構 （了解）ROM、RAM結構框圖以及兩者差異三、RAM存儲器容量擴展存儲容量的計算容量的擴展：位擴展：增加數據位；字擴展：增加存儲單元第十章脈沖波形產生和整形知識要點施密特觸發(fā)器的，單穩(wěn)態(tài)觸發(fā)器，多謝振蕩器的特點以及功能。重點：555電路及其應用一、 用555組成多諧振蕩器1.

10、電路組成如圖6.5所示 圖6.52. 電路參數：充電：(R1 R2)C 放電： R2C 周期：T=(R1 2R2)C ln2 占空比：二、 用555電路組成施密特觸發(fā)器1. 電路如圖6.1所示 2. 回差計算， 回差 3. 對應Vi輸入波形、輸出波形如圖6.2所示三、 用555電路組成單穩(wěn)電路1. 電路如圖6.3所示 穩(wěn)態(tài)時 VO=0 。 Vi2有負脈沖觸發(fā)時VO=1 。 2. 脈寬參數計算3. 波形如圖6.4所示第十二章數模和模數轉換知識要點一、 D/A 轉換器D/A 轉換器的一般形式為：VO=KDi，K為比例系數，Di為輸入的二進制數，D/A 轉換器的電路結構主要看有權電阻、權電流、權電容

11、以及開關樹型D/A 轉換器。 權電阻及倒T型電阻網絡D/A轉換器輸出電壓和輸入二進制數之間關系的推導過程。 衡量轉化器性能的兩個主要標志。 二、 A/D 轉換器1. A/D 轉換器基本原理取樣定理：為保證取樣后的信號不失真恢復變量信號，設采樣頻率為，原信號最高頻率為，則。 A/D 轉換器過程：采樣、保持、量化、編碼2. 典型A/D 轉換器的工作原理逐次逼近型A/D 轉換器原理計數型A/D 轉換器原理典型例題：7. 請用74LS138設計一個三變量的多數表決電路。 具體要求如下：（1）輸入變量A、B、C為高電平時表示贊同提案（2）當有多數贊同票時提案通過，輸出高電平 74LS138的引腳圖如下，可以附加必要的門電路：用一個3線8線譯碼器實現函數74138工作條件 ：G1=1，G2A=G2B=0分析下圖所示的時序邏輯電路，試畫出其狀態(tài)圖和在CP脈沖作用下Q3、Q2、Q1、Q0的波形，并指出計數器的模是多少？分析下圖所示電路的邏輯功能。（設初始狀態(tài)為000）(1)驅動方程：(2)狀態(tài)方程：(3)輸出方程：(4)狀態(tài)轉換表：(5)狀態(tài)轉換圖：(6)