2015年計(jì)算機(jī)組成原理復(fù)習(xí)題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上計(jì)算機(jī)組成原理習(xí)題一、選擇題1  從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（ ）計(jì)算機(jī)。 A  并行    B  馮·諾依曼    C  智能    D  串行2  某機(jī)字長(zhǎng)32位，其中1位表示符號(hào)位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（  ）。 A  -(231-1)    B  -(230-1)

2、    C  -(231+1)    D  -(230+1)3  以下有關(guān)運(yùn)算器的描述，（ ）是正確的。A  只做加法運(yùn)算    B  只做算術(shù)運(yùn)算C  算術(shù)運(yùn)算與邏輯運(yùn)算    D  只做邏輯運(yùn)算4  EEPROM是指（  ）。A  讀寫存儲(chǔ)器   B  只讀存儲(chǔ)器   C  閃速存儲(chǔ)器 

3、0; D  電擦除可編程只讀存儲(chǔ)器5  常用的虛擬存儲(chǔ)系統(tǒng)由（  ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A  cache-主存    B  主存-輔存    C  cache-輔存    D  通用寄存器-cache6 馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是（  ）。A  多指令流單數(shù)據(jù)流 B 按地址訪問(wèn)并順序執(zhí)行指令C堆棧操作 D 存貯器按內(nèi)容選擇地址7  在機(jī)器數(shù)（

4、 ）中，零的表示形式是唯一的。A  原碼    B  補(bǔ)碼    C  反碼8  在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（ ）來(lái)實(shí)現(xiàn)。A  原碼運(yùn)算的二進(jìn)制減法器 B  補(bǔ)碼運(yùn)算的二進(jìn)制減法器C  原碼運(yùn)算的十進(jìn)制加法器    D  補(bǔ)碼運(yùn)算的二進(jìn)制加法器9 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為256MB，若按單字編址，它的尋址范圍是（ ）。A  064MB   

5、; B  032MB    C  032M    D  064M10虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（ ）問(wèn)題。A  速度    B  擴(kuò)大存儲(chǔ)容量    C  成本    D  前三者兼顧11 下列數(shù)中最小的數(shù)是（  ）。A  （）2    B  （52）8    C  （）BCD

6、    D  （23）1612  某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ ）。A  8，512    B  512，8    C  18，8    D  19，813 交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（ ）方式執(zhí)行多個(gè)獨(dú)立的讀寫操作。A  流水式并行    B  資源重復(fù)  

7、;  C  順序    D  資源共享14 運(yùn)算器的核心功能部件是（ ）。A  數(shù)據(jù)總線    B  ALU    C  狀態(tài)條件寄存器    D  通用寄存器15 某單片機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB。若按字編址，它的尋址范圍是（  ）。A  1M    B  4MB    C  4M 

8、;   D  1MB16   某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ ）。A  20    B  28    C  30    D  3217   雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫?#160; ）。A  高速芯片    B  新型器件   

9、0; C  流水技術(shù)    D  兩套相互獨(dú)立的讀寫電路18 某機(jī)字長(zhǎng)64位，1位符號(hào)位，63位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)為（ ）。A  +(263-1)    B  +(264-1)    C  +(263+1)    D  +(264+1)19 請(qǐng)從下面浮點(diǎn)運(yùn)算器中的描述中選出兩個(gè)描述正確的句子（ ）。A  浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件階碼和尾數(shù)部件來(lái)實(shí)現(xiàn)。

10、B  階碼部件可實(shí)現(xiàn)加，減，乘，除四種運(yùn)算。C  階碼部件只進(jìn)行階碼相加，相減和比較操作。D  尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。20  存儲(chǔ)單元是指（）。A  存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元    B  存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C  存放1個(gè)字節(jié)的所有存儲(chǔ)元集合    D  存放2個(gè)字節(jié)的所有存儲(chǔ)元集合21  某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（  ）。A  01M   

11、 B  0512K    C  056K    D  0256K22 直接映射cache的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單。這種方式的主要缺點(diǎn)是（ ）。A  它比其他cache映射方式價(jià)格更貴B  如果使用中的2個(gè)或多個(gè)塊映射到cache同一行，命中率則下降C  它的存取時(shí)間大于其它c(diǎn)ache映射方式D  cache中的塊數(shù)隨著主存容量增大而線性增加23 虛擬存儲(chǔ)器中段頁(yè)式存儲(chǔ)管理方案的特性為（  ）。A  空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，不能動(dòng)態(tài)連接

12、B  空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)不易，不能動(dòng)態(tài)連接C  空間浪費(fèi)大，存儲(chǔ)共享不易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接D  空間浪費(fèi)小，存儲(chǔ)共享容易，存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接24 主存貯器和CPU之間增加cache的目的是（  ）。A  解決CPU和主存之間的速度匹配問(wèn)題    B  擴(kuò)大主存貯器容量C  擴(kuò)大CPU中通用寄存器的數(shù)量 D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量25 馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是（&#

13、160; ）。A 指令操作碼的譯碼結(jié)果 B 指令和數(shù)據(jù)的尋址方式C 指令周期的不同階段 D 指令和數(shù)據(jù)所在的存儲(chǔ)單元26 一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z，其中x和z為int型，y為short型。當(dāng)x = 127，y = -9時(shí)，執(zhí)行賦值語(yǔ)句z = x+y后，x、y和z的值分別是（  ）。A x = FH，y = FFF9H，z = H B x = FH，y = FFF9H，z = FFFF0076HC x = FH，y = FFF7H，z = FFFF0076H D x = FH，y = FFF7H，z = H27浮點(diǎn)數(shù)加、減運(yùn)算過(guò)程一般包括對(duì)階

14、、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X = 27´29/32，Y = 25´5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（  ）。 A 00111 B 00111 C 01000 D發(fā)生溢出28 某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（  ）。A 0 B 2 C 4 D 629 某計(jì)算機(jī)主存容量為64 KB，其中ROM區(qū)為4 KB，其余為RAM區(qū)

15、，按字節(jié)編址?，F(xiàn)要用2 K×8位的ROM芯片和4 K×4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（  ）。 A 1、15B 2、15C 1、30D 2、3030 假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過(guò)程中訪存1000次，其中訪問(wèn)Cache缺失（未命中）50次，則Cache的命中率是（  ）。A 5% B 9.5%C 50%D 95%31 下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是I 提高CPU時(shí)鐘頻率II優(yōu)化數(shù)據(jù)通路結(jié)構(gòu) III 對(duì)程序進(jìn)行編譯優(yōu)化A 僅I和IIB 僅I和IIIC II和IIID I、

16、II和III32假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是A r1×r2B r2×r3C r1×r4D r2×r433 假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double（int用補(bǔ)碼表示，float和double分別用IEEE 754單精度和雙精度浮點(diǎn)數(shù)格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為“真”的是Ii = (int) (float) iIIf = (f

17、loat) (int) fIIIf = (float) (double) fIV(d+f) - d = fA 僅I和II B 僅I和III C 僅II和III D 僅III和IV34假定用若干個(gè)2K×4位的芯片組成一個(gè)8 K×8位的存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是A 0000HB 0600HC 0700HD 0800H35下列有關(guān)RAM和ROM的敘述中，正確的是IRAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器IIRAM和ROM都采用隨機(jī)存取方式進(jìn)行信息讀取IIIRAM和ROM都可用作Cache IVRAM和ROM都需要進(jìn)行刷新A 僅I和II B 僅II和IIIC

18、僅I、II和IVD 僅II、III和IV36下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是A MIPS B CPI C IPC D MFLOPS37 float型數(shù)據(jù)通常用IEEE 754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是A C104 0000H B C242 0000H C C184 0000H D C1C2 0000H38下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是A EPROM B CDROM C DRAM D SRAM39某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組

19、成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是A 22位 B 23位 C 25位 D 26位 40 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（ ）。A  堆棧尋址方式    B  立即尋址方式    C  隱含尋址方式    D  間接尋址方式 41  RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（  ）。A  棧頂和次棧頂    

20、B  兩個(gè)主存單元 C  一個(gè)主存單元和一個(gè)通用寄存器 D  兩個(gè)通用寄存器42 某CPU主頻為1.03GHz，采用4級(jí)指令流水線，每個(gè)流水段的執(zhí)行需要1個(gè)時(shí)鐘周期，假設(shè)CPU執(zhí)行了100條指令，在其執(zhí)行過(guò)程中，沒(méi)有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為（  ）。A 0.25×109條令/秒B 0.97×109 條指令/秒C 1.0×109條令/秒 D 1.03×109條指令/秒43  寄存器間接尋址方式中，操作數(shù)在（ ）。   A  通用寄存器 

21、60;  B  主存單元    C  程序計(jì)數(shù)器    D  堆棧 44  機(jī)器指令與微指令之間的關(guān)系是（   ）。A  用若干條微指令實(shí)現(xiàn)一條機(jī)器指令    B  用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C  用一條微指令實(shí)現(xiàn)一條機(jī)器指令     D  用一條機(jī)器指令實(shí)現(xiàn)一條微指令 45  描述多媒體CPU基本概念中，不正確的是（ ）。A

22、0; 多媒體CPU是帶有MMX技術(shù)的處理器    B  MMX是一種多媒體擴(kuò)展結(jié)構(gòu)C  MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D  多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器 46  流水線中造成控制相關(guān)的原因是執(zhí)行（ ）指令而引起。 A  條件轉(zhuǎn)移    B  訪內(nèi)    C  算邏    D  無(wú)條件轉(zhuǎn)移 47  PCI總線是一個(gè)高帶寬且與

23、處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（  ）。A  采用同步定時(shí)協(xié)議    B  采用分布式仲裁策略 C  具有自動(dòng)配置能力    D  適合于低成本的小系統(tǒng)48 同步控制是（ ）。A  只適用于CPU控制的方式 B  只適用于外圍設(shè)備控制的方式C  由統(tǒng)一時(shí)序信號(hào)控制的方式    D  所有指令執(zhí)行時(shí)間都相同的方式 49  描述PCI總線中基本概念不正確的句子是（  ）

24、。A  PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍設(shè)備 B  PCI設(shè)備一定是主設(shè)備C  PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送     D  系統(tǒng)中只允許有一條PCI總線 50  當(dāng)前的CPU由（ ）組成。A  控制器    B  控制器、運(yùn)算器、cache C  運(yùn)算器、主存    D  控制器、ALU、主存 51  流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU

25、相比，一個(gè)m段流水CPU的吞吐能力（  ）。A  具備同等水平     B  不具備同等水平C  小于前者 D  大于前者52  為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ ）。A  用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B  用微程序計(jì)數(shù)器µPC來(lái)產(chǎn)生后繼微指令地址C  通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D  通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址 53   用于

26、對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為（ ）。A  直接    B  間接    C  寄存器直接    D  寄存器間接 54 程序控制類的指令功能是（  ）。A  進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B  進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C  進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送     D  改變程序執(zhí)行的順序 55指令周期是指（   ）。A  CPU

27、從主存取出一條指令的時(shí)間 B  CPU執(zhí)行一條指令的時(shí)間C  CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間    D  時(shí)鐘周期時(shí)間56  CPU中跟蹤指令后繼地址的寄存器是（  ）。A  地址寄存器    B  程序計(jì)數(shù)器    C  指令寄存器    D  通用寄存器57  某寄存器中的數(shù)值為指令碼，只有CPU的（  ）才能識(shí)別它。A  指令譯碼器&#

28、160;   B  判斷程序    C  微指令    D  時(shí)序信號(hào)58  在集中式總線仲裁中，（   ）方式響應(yīng)時(shí)間最快，（ ）方式對(duì)（ ）最敏感。A  獨(dú)立請(qǐng)求方式    B  計(jì)數(shù)器定時(shí)查詢方式    C  菊花鏈方式 D 電路故障59  從以下有關(guān)RISC的描述中，選擇正確的答案（ ）A 采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。B

29、為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC，是從原來(lái)CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。C RISC的主要目標(biāo)是減少指令數(shù)。D RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。60 同步通信之所以比異步通信具有較高的傳輸頻率，是因?yàn)橥酵ㄐ牛?）A 不需要應(yīng)答信號(hào) B 總線長(zhǎng)度較短C 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 D 各部件存取時(shí)間比較接近61 采用串行接口進(jìn)行7位ASCII碼傳送，帶有一位奇校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為（ ）。A 960 B 873 C 1371 D 48062 系統(tǒng)總線中地址線的功能是（ ）。A 選擇主存單元地址 B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備C 選

30、擇外存地址 D 指定主存和I/O設(shè)備接口電路的地址63 系統(tǒng)總線中控制線的功能是（ ）A 提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B 提供數(shù)據(jù)信息C 提供時(shí)序信號(hào) D 提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)64 PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送。利用（ ）可以實(shí)現(xiàn)總線間的（ ）傳送，使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI允許（ ）總線（ ）工作。A 橋 B 猝發(fā)式 C 并行 D 多條65 InfiniBand是一個(gè)高性能的（ ）標(biāo)準(zhǔn)，數(shù)據(jù)傳輸率達(dá)（ ），它可連接（ ）臺(tái)服務(wù)器，適合于高成本的（ ）計(jì)算機(jī)的系統(tǒng)。A I/O B 30GB/s C 64000 D 較大規(guī)模66 計(jì)算

31、機(jī)的外圍設(shè)備是指（ ）。A 輸入/輸出設(shè)備 B 外存儲(chǔ)器 C遠(yuǎn)程通信設(shè)備 D 除了CPU和內(nèi)存以外的其它設(shè)備67 CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是（ ）。A 256位 B 16位 C 8位 D 7位68 CRT的分辨率為1024×1024像素，像素顏色數(shù)為256，則刷新存儲(chǔ)器的容量是（ ）。A 512KB B 1MB C 256KB D 2MB69 顯示器的主要參數(shù)之一是分辨率，其含義為（ ）。A 顯示屏幕的水平和垂直掃描頻率 B 顯示屏幕上光柵的列數(shù)和行數(shù)C 可顯示不同顏色的總數(shù) D 同一副畫(huà)面允許顯示不同顏色的最大數(shù)目70在微型機(jī)系統(tǒng)中外圍設(shè)備通過(guò)（ ）與主

32、板的系統(tǒng)總線相連接。 A 適配器 B 設(shè)備控制器 C 計(jì)數(shù)器 D 寄存器71 中斷向量地址是：（ ）。A 子程序入口地址 B 中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D 中斷返回地址72為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（ ）。A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存73允許響應(yīng)中斷請(qǐng)求的條件是（ ）。A 一條指令執(zhí)行結(jié)束 B 一次 I/O 操作結(jié)束C 機(jī)器內(nèi)部發(fā)生故障 D 一次DMA 操作結(jié)束74 下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是_。A PPU(外圍處理機(jī))方式 B 中斷方式 C DMA方式 D 通道方式75 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳

33、送一個(gè)數(shù)據(jù)要占用（ ）的時(shí)間。A 一個(gè)指令周期 B 一個(gè)機(jī)器周期 C 一個(gè)時(shí)鐘周期 D 一個(gè)存儲(chǔ)周期76 下面有關(guān)“中斷”的敘述，（ ）是不正確的。A 一旦有中斷請(qǐng)求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求B CPU響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序C 中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)D 為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作77周期挪用方式多用于（ ）方式的輸入輸出中。A DMA B 中斷 C 程序傳送 D 通道78 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用（ ）。 A 通用寄存器 B 堆棧 C

34、存儲(chǔ)器 D 外存79 通道對(duì)CPU 的請(qǐng)求形式是（ ）。 A 自陷 B 中斷 C 通道命令 D I/O指令80 并行I/O 標(biāo)準(zhǔn)接口SCSI 中，一塊適配器中可以連接（ ）臺(tái)具有SCSI接口的設(shè)備。 A 6 B 8 C 8 D 1081 如果認(rèn)為CPU 等待設(shè)備的狀態(tài)信號(hào)是處于非工作狀態(tài)（即空等待），則在下面幾種主機(jī)與設(shè)備數(shù)據(jù)傳送方式中，（ ）主機(jī)與設(shè)備是串行工作的，（ ）主機(jī)與設(shè)備是并行工作的。A 程序查詢方式 B 中斷方式 82在I/O設(shè)備、數(shù)據(jù)通道、時(shí)鐘和軟件這四項(xiàng)中，可能成為中斷源的是（ ）。A I/O設(shè)備 B I/O設(shè)備和數(shù)據(jù)通道C I/O設(shè)備、數(shù)據(jù)通道和時(shí)鐘 D I/O設(shè)備、數(shù)據(jù)通

35、道、時(shí)鐘和軟件83單級(jí)中斷與多級(jí)中斷的區(qū)別是（ ）。A 單級(jí)中斷只能實(shí)現(xiàn)單中斷，而多級(jí)中斷可以實(shí)現(xiàn)多重中斷B 單級(jí)中斷的硬件結(jié)構(gòu)是一維中斷，而多級(jí)中斷的硬件結(jié)構(gòu)的二維中斷C 單級(jí)中斷，處理機(jī)只通過(guò)一根外部中斷請(qǐng)求線接到它的外部設(shè)備系統(tǒng)；而多級(jí)中斷，每一個(gè)I/O 設(shè)備都有一根專用的外部中斷請(qǐng)求線84 如果有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級(jí)響應(yīng)優(yōu)先級(jí)最高的中斷請(qǐng)求。若要調(diào)整中斷事件的響應(yīng)次序，可以利用（ ）。A 中斷嵌套 B 中斷向量 C 中斷響應(yīng) D 中斷屏蔽 85中斷允許觸發(fā)器用來(lái)（ ）A 表示外設(shè)是否提出了中斷請(qǐng)求 B CPU是否響應(yīng)了中斷請(qǐng)求C CPU 是否正在進(jìn)行中斷處理 D 開(kāi)放

36、或關(guān)閉可屏蔽硬中斷86下列陳述中正確的是（ ）A 在DMA 周期內(nèi)，CPU 不能執(zhí)行程序 B 中斷發(fā)生時(shí)，CPU 首先執(zhí)行入棧指令將程序計(jì)數(shù)器的內(nèi)容保護(hù)起來(lái)C DMA 傳送方式中，DMA 控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期D 輸入輸出操作的最終目的是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸87某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所示。指令系統(tǒng)所占比例CPIA502B203C104D205該機(jī)的MIPS數(shù)是（ ）。A 100 B 200 C 400 D 60088 某數(shù)采用IEEE 754單精度浮點(diǎn)數(shù)格式表示為C640 0000H，則該數(shù)的值是（ ）。A

37、 -1.5×213 B -1.5×212 C -0.5×213 D -0.5×21289 某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為 x補(bǔ)=，y補(bǔ)=，若整型變量z=2*x+y/2，則z的機(jī)器數(shù)為（ ）。A 1 B 0 C 1 D 溢出90 用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)，則校驗(yàn)位數(shù)至少為（ ）。A 2 B 3 C 4 D 5*91 某計(jì)算機(jī)主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁(yè)式存儲(chǔ)管理，頁(yè)面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個(gè)頁(yè)表項(xiàng)目，內(nèi)容如下表所示。有效位標(biāo)記頁(yè)

38、框號(hào)0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H則對(duì)虛擬地址03FF F180H進(jìn)行虛實(shí)地址變換的結(jié)果是（ ）。A 015 3180H B 003 5180H C TLB缺失 D 缺頁(yè)92假設(shè)變址寄存器R的內(nèi)容1000H，指令中的形式地址為2000H：地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問(wèn)到的操作數(shù)是（ ）。A、1000H B、2000HC、3000H D、4000H93下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是（ ）。A、 PC

39、I B、USB C、AGP D、PCI-Express*94下列選項(xiàng)中，用于提高RAID可靠性的措施有（ ）。. 磁盤鏡像 . 條帶化 . 奇偶校驗(yàn) .增加Cache機(jī)制A 僅、 B、僅、 C 僅、和 D、僅、和95某磁盤的轉(zhuǎn)速為10 000轉(zhuǎn)/分，平均尋道時(shí)間是6ms，磁盤傳輸速率是20MB/s，磁盤控制器延遲為0.2ms，讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為A 9ms B 9.4ms C 12ms D 12.4ms96下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯(cuò)誤的是（ ）。A 中斷I/O方式請(qǐng)求的是CPU處理時(shí)間，DMA方式請(qǐng)求的是總線使用權(quán)B 中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，

40、 DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后C 中斷I/O方式下數(shù)據(jù)傳送通過(guò)軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成D 中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備97 假設(shè)基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)間，其余為I/O時(shí)間。若CPU速度提高50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是（ ）。A 55秒 B 60秒 C 65秒 D 70秒98 假設(shè)編譯器規(guī)定int和short類型長(zhǎng)度分別為32位和16位，若有下列C語(yǔ)言語(yǔ)句： unsigned short x = 65530; unsigned int y = x; 得到y(tǒng)的機(jī)器數(shù)為（ ）

41、。A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAH D FFFF FFFAH99 float類型（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大整數(shù)是（ ）。A 2126-2103 B 2127-2104 C 2127-2103 D 2128-2104100 某計(jì)算機(jī)存儲(chǔ)器按字節(jié)變址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int型和short型長(zhǎng)度分別為32位和16位，并且數(shù)據(jù)按邊界對(duì)齊存儲(chǔ)。某C語(yǔ)言程序段如下：struct int a; char b; short c; record;record. a = 273;若record變量的首地址為0xC008，則地址0

42、xC008中內(nèi)容及record.c的地址是（ ）。A 0x00、0xC00D B 0x00、0xC00E C 0x11、0xC00D D 0x11、0xC00E101 下列關(guān)于閃存（Flash Memory）的敘述中，錯(cuò)誤的是（ ）。A 信息可讀可寫，并且讀、寫速度一樣快B 存儲(chǔ)元由MOS管組成，是一種半導(dǎo)體存儲(chǔ)器C 掉電后信息不丟失，是一種非易失性存儲(chǔ)器D 采用隨機(jī)訪問(wèn)方式，可替代計(jì)算機(jī)外部存儲(chǔ)器102 假設(shè)某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間交換的塊大小為1個(gè)字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當(dāng)訪問(wèn)的主存地址依次為0，4，8，2，

43、0，6，8，6，4，8時(shí)，命中Cache的次數(shù)是（ ）。A 1 B 2 C 3 D 4103 某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個(gè)微命令，構(gòu)成5個(gè)互斥類，分別包含7、3、12、5和6個(gè)微命令，則操作控制字段至少有（ ）。A 5位 B 6位 C 15位 D 33位104某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個(gè)地址或數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（ ）。A 20ns B 40ns C 50ns D 80ns105 下列關(guān)于US

44、B總線特性的描述中，錯(cuò)誤的是（ ）。A 可實(shí)現(xiàn)外設(shè)的即插即用和熱插拔 B 可通過(guò)級(jí)聯(lián)方式連接多臺(tái)外設(shè)C 是一種通信總線，可連接不同外設(shè) D 同時(shí)可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高106下列選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔ǎ?）。、I/O接口中的命令字 、I/O接口中的狀態(tài)字 、中斷類型號(hào)A 僅、 B 僅 、 C 僅、 D 、107 響應(yīng)外部中斷的過(guò)程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括（ ）。I、關(guān)中斷 、保存通用寄存器的內(nèi)容 、形成中斷服務(wù)程序入口地址并送PCA 僅I、 B 僅I、 C 僅、 D I、108 下列寄存器中，匯編語(yǔ)言程序員可見(jiàn)的是（ ）。A 存儲(chǔ)器地址寄存器（M

45、AR）B 程序計(jì)數(shù)器（PC）C 存儲(chǔ)器數(shù)據(jù)寄存器（MDR）D 指令寄存器（IR）109 下列選項(xiàng)中，不會(huì)引起指令流水線阻塞的是A 數(shù)據(jù)旁路（轉(zhuǎn)發(fā)）B 數(shù)據(jù)相關(guān) C 條件轉(zhuǎn)移 D 資源沖突110下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（ ）。A PCI、CRT、USB、EISAB ISA、CPI、VESA、EISAC ISA、SCSI、RAM、MIPSD ISA、EISA、PCI、PCI-Express111 單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是（ ）。I保護(hù)現(xiàn)場(chǎng)II開(kāi)中斷III關(guān)中斷IV保存斷點(diǎn)V中斷事件處理VI恢復(fù)現(xiàn)場(chǎng)VII中斷返回A IVVIIIVIIB IIIIVVIIC IIIIVV

46、VIVIID IVIVVIVII112假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85 Hz，顯存總帶寬的50%用來(lái)刷新屏幕，則需要的顯存總帶寬至少約為（ ）。A 245 MbpsB 979 MbpsC 1 958 MbpsD 7 834 Mbps113偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（ ）。A 間接尋址 B 基址尋址 C 相對(duì)尋址 D 變址尋址114某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令b

47、gt（無(wú)符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條件是（ ）。A CF+OF1B /SF+ ZF1 C /(CF+ZF)=1 D /(CF+SF)=1115下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是（ ）。. 指令格式規(guī)整且長(zhǎng)度一致 指令和數(shù)據(jù)按邊界對(duì)齊存放只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問(wèn)A 僅、 B 僅、 C 僅、 D 、116假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開(kāi)中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是（ ）。A 每個(gè)指令周期中CPU都至少訪問(wèn)內(nèi)存一次B 每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C 空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改

48、變D 當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷117在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵?）。A 指令 B 操作數(shù)C 握手（應(yīng)答）信號(hào) D 中斷類型號(hào)118某計(jì)算機(jī)有五級(jí)中斷L4L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0i4）表示對(duì)Li級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4L0L2L1L3 ，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是（ ）。A 11110 B 01101 C 00011 D 01010119某計(jì)算機(jī)處理器主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需

49、對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是A 0.02% B 0.05% C 0.20% D 0.50%二 填空題1 -27/64表示成IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)是（用16進(jìn)制表） 。2 描述計(jì)算機(jī)性能的指標(biāo)中，MFLOPS表示的含義是 。3 設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)為64位，模塊數(shù)m=4,存儲(chǔ)周期T=200ns,總線傳送周期=50ns，數(shù)據(jù)總線寬度為64位，采用交叉存儲(chǔ)器組織方式，其帶寬是 。4 假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是 。5 在多級(jí)存儲(chǔ)體系中

50、，cache存儲(chǔ)器的主要功能是_ 。6為了實(shí)現(xiàn)CPU對(duì)主存儲(chǔ)器的讀寫訪問(wèn)，它們之間的連線按功能劃分應(yīng)當(dāng)包括 _ _、_、控制總線三類。7 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用_ _并行技術(shù)，后者采用_ _并行技術(shù)。8  虛擬存儲(chǔ)器分為頁(yè)式、_ _式、_ _式三種。9計(jì)算機(jī)中并行性的三種形式：_ _、_ _、_ _。10  數(shù)的真值變成機(jī)器碼可采用：_ _， _ _，_ _，_ _。11 廣泛使用的_ _和_ _都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。12 反映主存速度指標(biāo)的三個(gè)術(shù)語(yǔ)是：_ _、_ _和_ _。13

51、 定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_ _。14  IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為_(kāi) _。15 浮點(diǎn)加、減法運(yùn)算的步驟是_ _、_ _、_ _、_ _。16 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64MB，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要_ _條。17 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)，即微程序設(shè)計(jì)級(jí)（或邏輯電路級(jí)）、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、_ _級(jí)、_ _級(jí)。18  十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：_ _形式和_ _形式。前者主要用在非數(shù)值計(jì)算

52、的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。19 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有_ _ _和_ _兩種表示方法。20  對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即_ _、_ _、_ _。21 直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，要解決漢字的_ 、_ _和_ _三種不同用途的編碼。22 cache和主存構(gòu)成了_ _，全由半導(dǎo)體來(lái)實(shí)現(xiàn)。23主存與cache之間的地址映射方式有：_ _、_ _、_ _三種。24 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫_ _，它通常包含若

53、干個(gè)_ _，而后者又包含若干個(gè)_ _。25 某系統(tǒng)總線的一個(gè)存取周期最快為3個(gè)總線時(shí)鐘周期，總線在一個(gè)總線周期中可以存取32位數(shù)據(jù)。如總線的時(shí)鐘頻率為8.33MHz，則總線的帶寬是_ _。26 形成指令地址的方法稱為_(kāi) _，通常是順序?qū)ぶ?，遇到轉(zhuǎn)移指令時(shí)_ _尋址。27 CPU從_ _取出一條指令并執(zhí)行這條指令的時(shí)間和稱為_(kāi) _。28  一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有_ _、_ _、_ _、_ _四大類指令。29 RISC指令系統(tǒng)的最大特點(diǎn)是：只有_ _指令和_ _指令訪問(wèn)存儲(chǔ)器，其余指令的操作均在_ _進(jìn)行。30 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為_(kāi) _，它常用

54、若干個(gè)_ _來(lái)表示。31 衡量總線性能的重要指標(biāo)是_ _，它定義為總線本身所能達(dá)到的_ _傳輸速率，單位一般是MB/s。32 請(qǐng)?jiān)谙旅鏅M線上填入適當(dāng)答案。在CPU中： （1）保存當(dāng)前正在執(zhí)行的指令的寄存器是 ； （2）保存當(dāng)前正在執(zhí)行的指令地址的寄存器 ； (3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在 和 。33高級(jí)的DRAM芯片增強(qiáng)了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級(jí)DRAM芯片，它們是_、_、_。34  一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共 位，其中主存字塊標(biāo)記應(yīng)為 位，組地址應(yīng)為 位，Cache地址共

55、位。35 DMA技術(shù)的出現(xiàn)使得外圍設(shè)備可通過(guò)DMA控制器 內(nèi)存。36 DMA 控制器按其組成結(jié)構(gòu)，分為 型和 型兩種。37中斷處理過(guò)程可以嵌套進(jìn)行， 的設(shè)備，可以中斷 的中斷服務(wù)程序。38在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有 方式， 方式，和 方式。39中斷處理需要有中斷 ，中斷 產(chǎn)生，中斷 等硬件支持。40 DMA方式采用下面三種方法： 訪內(nèi)； ； 。41直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì) 的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和 之間進(jìn)行。42通道是一個(gè)特殊功能的 ，它有自己的 專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。43程序中斷

56、方式控制輸入輸出的主要特點(diǎn)是，可以使 和 并行工作。三、問(wèn)答題1 畫(huà)圖說(shuō)明現(xiàn)代計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。2 簡(jiǎn)要總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲(chǔ)系統(tǒng)的訪問(wèn)速度？3 存儲(chǔ)系統(tǒng)中加入chche存儲(chǔ)器的目的是什么？有哪些地址映射方式，各有什么特點(diǎn)？4 已知浮點(diǎn)加法流水線由階碼比較、對(duì)階、尾數(shù)相加、規(guī)格化四個(gè)流水段組成，每段所需的時(shí)間（包括緩沖寄存器時(shí)間）分別為30ns、25ns、55ns、50ns。請(qǐng)畫(huà)出該流水線的時(shí)空?qǐng)D，并計(jì)算加速比。5 比較cache與虛存的相同點(diǎn)和不同點(diǎn)。6 解釋概念：存儲(chǔ)容量、單元地址、數(shù)據(jù)字、指令字、指令、程序、內(nèi)存、外存、CPU、適配器7 設(shè)一個(gè)具有20位地

57、址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)：（1）該存儲(chǔ)器存儲(chǔ)多少字節(jié)的信息？（2）如果存儲(chǔ)器由512K×8位的SRAM芯片組成，需要多少片？（3）需要多少位地址作芯片選擇？8 已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若采用4M×8位的DRAM芯片組成該機(jī)所允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問(wèn)：（1）若每個(gè)內(nèi)存條為16M×64位，共需幾個(gè)內(nèi)存條？（2）每個(gè)內(nèi)存條共有多少個(gè)DRAM芯片？（3）主存共需多少DRAM芯片？CPU如何選擇各內(nèi)存條？9 CPU中有哪幾類主要寄存器，各具有什么功能。10 列表比較CISC處理機(jī)和RISC處理機(jī)的特點(diǎn)。11 一臺(tái)機(jī)器的指令

58、系統(tǒng)有哪幾類典型指令？列出其名稱。12 畫(huà)圖說(shuō)明當(dāng)代總線的內(nèi)部結(jié)構(gòu)與外部功能部件的聯(lián)系，做簡(jiǎn)要說(shuō)明。*13多媒體CPU的技術(shù)特征是什么？14 簡(jiǎn)述CPU的四種基本功能。15總線的集中式仲裁有哪幾種方式？各有什么優(yōu)缺點(diǎn)？16何謂分布式仲裁？畫(huà)圖說(shuō)明總線的分布式仲裁原理。17 ASCII碼是7位，如果設(shè)計(jì)主存單元字長(zhǎng)為32位，指令字長(zhǎng)為12位，是否合理？為什么？*18某機(jī)字長(zhǎng)為32位，主存容量為1M，單字長(zhǎng)指令，有50種操作碼，采用寄存器尋址、寄存器間接尋址、立即、直接等尋址方式。CPU中有PC，IR，AR，DR和16個(gè)通用寄存器。問(wèn)：（1）指令格式如何安排？（2）能否增加其他尋址方式？19設(shè)某機(jī)字長(zhǎng)為32位，CPU中有16個(gè)32位通用寄存器，設(shè)計(jì)一種能容納64種操作的指令系統(tǒng)。如果采用通用寄存器作基址寄存器，則RS型指令的最大存儲(chǔ)空間是多少？20比較單總線、多總線結(jié)構(gòu)的性能特點(diǎn)。21說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。22用異步通信方式傳送字符“A”和