第2章 微處理器 (樓俊君)

1、1第第2 2章章 微處理器微處理器2主要內(nèi)容：l8086/8088CPU的結(jié)構(gòu)及工作原理l8086的引腳及其工作模式 l8086CPU的總線周期與時(shí)序 l系統(tǒng)總線及其性能指標(biāo)32.1 8086/8088CPU概述 掌握：l 8086是INTEL公司于1978年推出的一種高性能16位微處理器，雙列直插40個(gè)引腳，雙列直插式封裝，采用CMOS工藝制造，單一+5V電源供電，時(shí)鐘頻率：5MHZ10MHZ，l 8086的內(nèi)部寄存器、運(yùn)算部件、數(shù)據(jù)通路及對(duì)外部設(shè)備的數(shù)據(jù)總線均為16位寬度，既能處理16位數(shù)據(jù)也能處理8位數(shù)據(jù)。8086有20根地址線，可尋址的內(nèi)存空間為1MB（220B）。42.2 8086C

2、PU的功能結(jié)構(gòu) 8086CPU功能結(jié)構(gòu)可分為兩大部分即總線接口單元BIU（BUS INTERFASE UNIT）和執(zhí)行單元EU（Execution Unit）構(gòu)成52.2.1 總線接口單元BIU lBIU負(fù)責(zé)與存儲(chǔ)器和外設(shè)傳遞數(shù)據(jù)。lBIU主要由以下各部分組成：（1）4個(gè)16位段地址寄存器CS、DS、SS、ES及一個(gè)20位的地址加法器。（2）16位指令指針I(yè)P（3）6字節(jié)的指令隊(duì)列（4）輸入/輸出控制電路6l 8086CPU有20根地址線，故可尋址的內(nèi)存儲(chǔ)器的空間為1MB，存儲(chǔ)器的每個(gè)字節(jié)中都可以存放一個(gè)字節(jié)的數(shù)據(jù)（8位二進(jìn)制數(shù)），每個(gè)字節(jié)擁有唯一的地址編號(hào)（20位二進(jìn)制數(shù)或5位十六進(jìn)制數(shù)），

3、存儲(chǔ)單元的20位地址稱為物理地址PA（physical address）或絕對(duì)地址。l 8086CPU與內(nèi)存間的信息交換要通過20根地址線發(fā)出20位的物理地址，但8086CPU內(nèi)部的寄存器都為16位，在程序中也只能使用16位地址，尋址范圍局限在64KB，為解決這個(gè)問題，8086CPU采用分段方法分段方法管理1MB的內(nèi)存空間，即將1MB的內(nèi)存分為若干個(gè)邏輯段，每個(gè)邏輯段最大長度為64KB，各段可連續(xù)或不連續(xù)排列，段的區(qū)域可部分重疊，也可全部重疊。 2.2.1 總線接口單元BIU 7l 8086CPU把內(nèi)存分為4種邏輯段，即代碼段、數(shù)據(jù)段、堆棧段和附加段，每個(gè)段由連續(xù)的存儲(chǔ)單元構(gòu)成，當(dāng)要訪問邏輯段

4、內(nèi)的某一單元時(shí)，只要給出邏輯段的起始地址以及該單元與起始地址間的距離（又稱段內(nèi)偏移量EA或偏移地址，以字節(jié)數(shù)計(jì)）即可確定其物理地址。l 邏輯段的起始地址必須能被16整除，即段的起始地址必須是XXXX0H的形式，這里X代表16進(jìn)制字符。段起始地址的高16位稱為段基址，它在訪問存儲(chǔ)器前被置于某個(gè)段地址寄存器中。l CPU在形成20位物理地址時(shí)，根據(jù)所執(zhí)行的操作，自動(dòng)選擇某個(gè)段寄存器，將其中的內(nèi)容（16位）自動(dòng)左移4位空出的低4位自動(dòng)添0，再通過20位的地址加法器與16位的段內(nèi)偏移量相加形成對(duì)應(yīng)的物理地址 2.2.1 總線接口單元BIU 8l 存儲(chǔ)單元的20位物理地址=16位的段基地址10H+16位

5、的段內(nèi)偏移量。段基地址和段內(nèi)偏移量又稱為邏輯地址（logical address），邏輯地址常寫成XXXXH：YYYYH。其中XXXXH是段基地址，YYYYH是段內(nèi)偏移量，都是16位無符號(hào)數(shù)。 l 四種邏輯段中，代碼段用于存放當(dāng)前要執(zhí)行的指令段，既只有放到代碼段的指令才能被CPU執(zhí)行。數(shù)據(jù)段或附加段用于存放指令要訪問的數(shù)據(jù)，可以事先把要處理的數(shù)據(jù)放到數(shù)據(jù)段或附加段中，堆棧段用于臨時(shí)存放一些數(shù)據(jù)，如在響應(yīng)中斷、子程序調(diào)用時(shí)，把需要保護(hù)的數(shù)據(jù)（如斷點(diǎn)地址）存在堆棧中，當(dāng)需要這些數(shù)據(jù)時(shí)，再把它們從堆棧中取出來。2.2.1 總線接口單元BIU 9l 存儲(chǔ)器采用分段結(jié)構(gòu)，方便了CPU對(duì)存儲(chǔ)器的訪問。當(dāng)所

6、訪問的存儲(chǔ)器處于同一邏輯段時(shí)，可不改變段寄存器的值，只需改變段內(nèi)的偏移地址，這就是段內(nèi)尋址。當(dāng)需要改變段寄存器的值尋找新的地址時(shí)，稱為段間尋址。2.2.1 總線接口單元BIU 10lEU負(fù)責(zé)指令的執(zhí)行，它從指令隊(duì)列中取出指令，譯碼并執(zhí)行，完成指令所規(guī)定的操作后將指令執(zhí)行的結(jié)果提供給BIU。 lEU由算術(shù)邏輯單元ALU 、標(biāo)志寄存器FR、通用寄存器組及執(zhí)行部件控制電路組成。2.2.2 執(zhí)行單元EU 11指令的一般執(zhí)行過程： 取指令 指令譯碼 （前2步合稱為取指） 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果 （最后3步統(tǒng)稱指令執(zhí)行）2.2.3 BIU與EU的協(xié)調(diào)動(dòng)作 12l早期的CPU采用串行工作方式： 1）

7、 CPU訪問存儲(chǔ)器存取數(shù)據(jù)或指令時(shí)要等待總線操作的完成 2）CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài) 缺點(diǎn)：CPU無法全速運(yùn)行 解決：總線空閑時(shí)預(yù)取指令使CPU需要指令時(shí)能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令22.2.3 BIU與EU的協(xié)調(diào)動(dòng)作 13l8位位CPU（如如8080）t忙忙忙忙忙總線BUSt取指1取指4取指3取指2取指5CPU執(zhí)行1執(zhí)行2執(zhí)行5執(zhí)行3執(zhí)行416位位CPU（8086/8088）t忙忙忙忙忙總線BUSt取指1取指4取指3取指2取指5CPU執(zhí)行1執(zhí)行2執(zhí)行5執(zhí)行3執(zhí)行4 t2.2.3 BIU與EU的協(xié)調(diào)動(dòng)作 14l 8086/8088C

8、PU內(nèi)部結(jié)構(gòu)可以從幾個(gè)不同的角度來理解。從微觀角度看有電路結(jié)構(gòu)；從計(jì)算機(jī)原理的角度看有功能結(jié)構(gòu)；從軟件編程角度看有編程結(jié)構(gòu)。l 所謂編程結(jié)構(gòu)是指用戶在編寫程序時(shí)看到的CPU。用戶編程時(shí)使用CPU寄存器而不關(guān)心CPU的功能，因此編程結(jié)構(gòu)即CPU的寄存器結(jié)構(gòu)。l 8086CPU內(nèi)有14個(gè)16位寄存器用于存放數(shù)據(jù)、指令等信息，根據(jù)功能不同可以分為通用寄存器、段寄存器和控制寄存器三類。 2.3 8086CPU的編程結(jié)構(gòu) 152.3 8086CPU的編程結(jié)構(gòu) 16l8086的內(nèi)部寄存器的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分為三類 8個(gè)通用寄存器（通用Regs） 4個(gè)段寄存器 （Seg Regs）

9、2個(gè)控制寄存器（Con Regs）2.3 8086CPU的編程結(jié)構(gòu) 17通用寄存器通用寄存器（通用Regs） 數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）2.3 8086CPU的編程結(jié)構(gòu) 18l8086含4個(gè)16位數(shù)據(jù)寄存器，它們又可分為8個(gè)8位寄存器，即：AX AH，ALBX BH，BLCX CH，CLDX DH，DL作用: 常用來存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果2.3 8086CPU的編程結(jié)構(gòu) 19數(shù)據(jù)寄存器特有的數(shù)據(jù)寄存器特有的習(xí)慣用法習(xí)慣用法lAX：累加器。多用于存放中間運(yùn)算結(jié)果; 所有I/O指令必須都通過AX與接口傳送信息.lBX：基址寄存器

10、。在間接尋址中用于存放基地址；lCX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存放循環(huán)次數(shù)或重復(fù)次數(shù).lDX：數(shù)據(jù)寄存器。在32位乘除法運(yùn)算時(shí)存放高16位數(shù);在間接尋址的I/O指令中存放I/O端口地址。20地址指針寄存器地址指針寄存器lSP：堆棧指針寄存器。 其內(nèi)容為棧頂?shù)钠频刂?；lBP：基址指針寄存器。 常用于在訪問內(nèi)存時(shí)存放內(nèi)存單元的偏移地址。2.3 8086CPU的編程結(jié)構(gòu) 21BX與與BP在應(yīng)用上的區(qū)別在應(yīng)用上的區(qū)別l相同點(diǎn): 作為通用寄存器，l 二者均可用于存放數(shù)據(jù)；l不同點(diǎn): 作為基址寄存器， BX通常用于尋址數(shù)據(jù)段； BP通常用于尋址堆棧段。lBX一般與DS或ES搭配使用; BP一

11、般與SS拾配.注：間接尋址時(shí)注：間接尋址時(shí) 僅僅BX、BP、SI、DI可用于存儲(chǔ)器尋址；可用于存儲(chǔ)器尋址； 僅僅DX可用于可用于I/O尋址。尋址。22變址寄存器變址寄存器lSI：源變址寄存器lDI：目標(biāo)變址寄存器l作用: 變址寄存器常用于指令的間接尋址或變址尋址。 特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。2.3 8086CPU的編程結(jié)構(gòu) 23段寄存器段寄存器（專用Seg Regs ） 作用: 用于存放邏輯段的段基地址 CS：代碼段寄存器 代碼段用于存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器 數(shù)據(jù)段和附加段用來存放操作數(shù) SS：堆棧段寄存器

12、 堆棧段用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS24控制寄存器控制寄存器（專用Con Regs ）lIP：指令指針寄存器，其內(nèi)容為下一條 要執(zhí)行的指令的偏移地址lFLAGS：標(biāo)志寄存器狀態(tài)標(biāo)志狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征 6個(gè)狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF)控制標(biāo)志控制標(biāo)志：控制某些特殊操作 3個(gè)控制標(biāo)志位(IF，TF，DF)ODITSZAPC1502467891011FLAGS25l8086CPU有40個(gè)引腳，采用雙列直插封裝。l為解決功能多與引腳少的矛盾，8086采用了引腳復(fù)用技術(shù)，使部分引腳具有雙重功能。2.4 8086CPU的引腳及

13、其工作模式 26地址地址/數(shù)據(jù)線數(shù)據(jù)線地址地址/狀態(tài)線狀態(tài)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請求可屏蔽中斷請求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號(hào)讀信號(hào)總線保持請求信號(hào)總線保持請求信號(hào)總線保持相應(yīng)信號(hào)總線保持相應(yīng)信號(hào)寫信號(hào)寫信號(hào)存儲(chǔ)器存儲(chǔ)器/IO控制信號(hào)控制信號(hào)M/IO=1,選中存儲(chǔ)器選中存儲(chǔ)器M/IO=0,選中選中IO接口接口數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收信號(hào)接收信號(hào)DT/R=1,發(fā)送發(fā)送DT/R=0,接收接收數(shù)據(jù)允許信號(hào)數(shù)據(jù)允許信號(hào)地址允許信號(hào)地址允許信號(hào)中斷響應(yīng)信號(hào)中斷響應(yīng)信號(hào)測試信號(hào)測試信號(hào):執(zhí)行執(zhí)行WAIT指令，指令，CPU處于

14、空轉(zhuǎn)等待處于空轉(zhuǎn)等待; TEST有效時(shí)有效時(shí),結(jié)束等待狀態(tài)。結(jié)束等待狀態(tài)。準(zhǔn)備好信號(hào)準(zhǔn)備好信號(hào):表示內(nèi)存表示內(nèi)存或或I/O設(shè)備準(zhǔn)備好，設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸?？梢赃M(jìn)行數(shù)據(jù)傳輸。復(fù)位信號(hào)復(fù)位信號(hào)278086CPU兩種組態(tài)兩種組態(tài) 28l8086的最小模式指的是微型計(jì)算機(jī)系統(tǒng)中只有8086一個(gè)微處理器，將8086的MN/MX引腳接+5V就可使8086工作在最小模式下。l在這種方式下，由8086CPU直接產(chǎn)生系統(tǒng)所需的全部控制信號(hào)。l最小模式系統(tǒng)特點(diǎn)是：總線控制邏輯直接由8086CPU產(chǎn)生和控制，若有8086之外的其他模塊想占用總線，則可向8086提出請求，在8086允許并響應(yīng)的情況下，該模塊

15、才可獲得總線控制權(quán)，使用完后再把總線控制權(quán)交還給8086。298086CPU兩種組態(tài)兩種組態(tài)30l 8086的最大模式是微機(jī)系統(tǒng)中包含兩個(gè)或多個(gè)微處理器，其中8086是主處理器，其余的是協(xié)助主處理器工作的協(xié)處理器，如數(shù)值運(yùn)算協(xié)處理器8087和I/O協(xié)處理器8089等。l 最大模式下，8086CPU不直接提供用于存儲(chǔ)器或I/O讀寫的讀寫命令等控制信號(hào)，而是要將當(dāng)前要執(zhí)行的傳送操作類型編碼為3個(gè)狀態(tài)位輸出，由總線控制器8288對(duì)狀態(tài)信息進(jìn)行譯碼產(chǎn)生相應(yīng)控制信號(hào)。l 最大模式系統(tǒng)的特點(diǎn)是：總線控制邏輯由總線控制器8288產(chǎn)生和控制，即8288將主處理器的狀態(tài)和信號(hào)轉(zhuǎn)換成系統(tǒng)總線命令和控制信號(hào)。協(xié)處理

16、器只是協(xié)助主處理器完成某些輔助工作。31主要引線（主要引線（最小模式最小模式下）下）8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時(shí)工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號(hào)線(DB)與地址信號(hào)線(AB)：l AD7AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線。ALE有效時(shí)為地址的低8位。地址信號(hào)有效時(shí)為輸出，傳送數(shù)據(jù)信號(hào)時(shí)為雙向。l A19A16：三態(tài)，輸出。高4位地址信號(hào)，與狀態(tài)信號(hào)S6-S3分時(shí)復(fù)用。l A15A8 ：三態(tài)，輸出。輸出8位地址信號(hào)。32主要的控制主要的控制(CB)和狀態(tài)信號(hào)和狀態(tài)信號(hào)l WR： 三態(tài)，輸出。寫命令信號(hào)；l RD： 三態(tài)，輸出。讀命令信號(hào)；l I

17、O/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲(chǔ)器還是I/O接口。高：I/O接口，低：內(nèi)存l DEN：三態(tài)，輸出。低電平時(shí)，表示DB上的數(shù)據(jù)有效；l RESET：輸入，為高時(shí)，CPU執(zhí)行復(fù)位；l ALE： 三態(tài)，輸出。高：AB地址有效；l DT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出，低：CPU輸入33READY信號(hào)信號(hào)(輸入輸入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于協(xié)調(diào)用于協(xié)調(diào)CPU與存儲(chǔ)器、與存儲(chǔ)器、I/O接口之間的速度差異接口之間的速度差異READY信號(hào)由存儲(chǔ)器或信號(hào)由存儲(chǔ)器或I/O接口發(fā)出。接口發(fā)出。READY=0時(shí)，時(shí)，CPU就在就在T3后插入后

18、插入TW周期，插入的周期，插入的TW個(gè)數(shù)取決于個(gè)數(shù)取決于READY何時(shí)變?yōu)楦唠娖健：螘r(shí)變?yōu)楦唠娖健?4中斷請求和響應(yīng)信號(hào)中斷請求和響應(yīng)信號(hào)lINTR：輸入，可屏蔽中斷請求輸入端。 高電平：有INTR中斷請求lNMI：輸入，非屏蔽中斷請求輸入端。 低高（上升沿），有NMI中斷請求lINTA：輸出，對(duì)INTR信號(hào)的響應(yīng)。35總線保持信號(hào)lHOLD：總線保持請求信號(hào)輸入端。當(dāng)CPU以外的其他設(shè)備(如DMA)要求占用 總線時(shí)，通過該引腳向CPU發(fā)出請求。lHLDA：輸出，對(duì)HOLD信號(hào)的響應(yīng)。為高電平時(shí)，表示CPU已放棄總線控制 權(quán)，所有三態(tài)信號(hào)線均變?yōu)楦咦锠?態(tài)。36l 從時(shí)序角度考慮，CPU的工作

19、時(shí)序分為三類周期即時(shí)鐘周期、指令周期和總線周期。l 時(shí)鐘周期也稱為T狀態(tài)，是CPU處理動(dòng)作的最小時(shí)間單位。時(shí)鐘周期值的大小由系統(tǒng)時(shí)鐘（晶振頻率）確定。8086的主頻為5MHZ，時(shí)鐘周期為200ns。l 執(zhí)行一條指令所需的時(shí)間稱為指令周期。但是8086/8088中不同指令的指令周期是不等長的。l 總線周期由若干個(gè)時(shí)鐘周期組成，也稱機(jī)器周期（machine cycle），指CPU對(duì)內(nèi)存儲(chǔ)器或輸入/輸出端口完成一次讀/寫操作所需的時(shí)間。 2.5 8086CPU的總線周期與時(shí)序 37l讀總線周期時(shí)序2.5.2 8086CPU的典型時(shí)序舉例 38l寫總線周期時(shí)序2.5.2 8086CPU的典型時(shí)序舉例 39l 總線是一組信號(hào)線的集合，是計(jì)算機(jī)各部件之間傳輸?shù)刂贰?shù)據(jù)和控制信息的公共通路。從物理結(jié)構(gòu)來看，它由一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路組成。在微型計(jì)算機(jī)系統(tǒng)中，總線常被作為一個(gè)獨(dú)立的部件看待。l 總線的特點(diǎn)在于其公共性，即它可同時(shí)掛接多個(gè)部件或設(shè)備?？偩€上任