集成電路制造技術--緒論

1、集成電路制造技術集成電路制造技術西安電子科技大學微電子學院戴顯英2014.9.2 辦公室老校區(qū)老科技樓A708室 電話：88204265 手機Emai：緒論nSiSi半導體器件與集成電路制造工藝流程半導體器件與集成電路制造工藝流程n集成電路技術發(fā)展歷史集成電路技術發(fā)展歷史n集成電路技術發(fā)展的規(guī)律與趨勢集成電路技術發(fā)展的規(guī)律與趨勢n集成電路的特有工藝集成電路的特有工藝一、Si半導體器件與集成電路 的制造工藝流程半導體器件制造工藝流程 (1)硅提純得到多晶硅拉單晶切片磨片、拋光外延硅圓片制造廠硅圓片制造廠半導體器件制造的工藝流程 (2)氧化涂膠曝光顯影刻蝕清洗，干燥核心工

2、藝核心工藝去膠掩膜版半導體器件制造的工藝流程 (3)金屬刻蝕銅淀積離子注入金屬淀積化學氣相淀積鍍膜鍍膜刻蝕刻蝕摻雜摻雜Silicon半導體器件制造的工業(yè)流程 (4)探針測試和芯片切割芯片鍵合芯片封裝pn結(jié)二極管的制造工藝n型硅氧化生長SiO2甩膠使用相應的掩膜曝光(1)(2)(3)(4)pn結(jié)二極管的制造工藝顯影SiO2刻蝕去膠注入B去除SiO2(5)(6)(7)(8)(9)pn結(jié)二極管的制造工藝(10)氧化生長SiO2npSiO2np光刻膠甩膠(11)np光刻膠(12)曝光pn結(jié)二極管的制造工藝np顯影(13)刻蝕SiO2(14)np去膠(15)npn(16)淀積金屬 (如Al)ppn結(jié)二極

3、管的制造工藝(17)甩膠npn(18)曝光和顯影pn(19)刻蝕金屬p(20)去除光刻膠npMOS晶體管的制造工藝Making Chips集成電路芯片生產(chǎn)廠的分類集成電路芯片生產(chǎn)廠的分類p通用電路生產(chǎn)廠，典型通用電路生產(chǎn)廠，典型生產(chǎn)存儲器和生產(chǎn)存儲器和CPUCPUp集成器件制造商集成器件制造商(IDMIntegrated Device Manufactory Co.), (IDMIntegrated Device Manufactory Co.), 產(chǎn)品主要用于自己的整機和系統(tǒng)產(chǎn)品主要用于自己的整機和系統(tǒng)p標準工藝加工廠或稱代客加工廠，即標準工藝加工廠或稱代客加工廠，即FoundryFound

4、ryFoundryFoundry一詞來源于加工廠的鑄造車間，一詞來源于加工廠的鑄造車間，無自己產(chǎn)品無自己產(chǎn)品優(yōu)良的加工技術優(yōu)良的加工技術( (包括設計和制造包括設計和制造) )及優(yōu)質(zhì)的服務為客戶提供加及優(yōu)質(zhì)的服務為客戶提供加工服務工服務客戶群初期多為沒有生產(chǎn)線的設計公司，但是隨著技術的發(fā)展，客戶群初期多為沒有生產(chǎn)線的設計公司，但是隨著技術的發(fā)展，現(xiàn)在許多現(xiàn)在許多IDMIDM公司也將相當多的業(yè)務交給公司也將相當多的業(yè)務交給FoundryFoundry加工加工著名的著名的FoundryFoundry：TSMCTSMC（臺積電）、（臺積電）、UMCUMC（臺聯(lián)華）、（臺聯(lián)華）、IMECIMEC（歐（

5、歐洲微電子中心）、洲微電子中心）、SIMCSIMC（中芯國際）、（中芯國際）、IBMIBM、TITI、SAMSUNGSAMSUNG等等20102010年全球年全球FoundryFoundry排名排名Foundry類加工芯片數(shù)量占世界集成電路芯片總產(chǎn)量的比例類加工芯片數(shù)量占世界集成電路芯片總產(chǎn)量的比例因此美國著名的預測與咨詢公司因此美國著名的預測與咨詢公司Dataguest： 未來屬于未來屬于FoundryFoundryFoundry的工藝流程的工藝流程CZ Silicon crystal growth dismounting a 200mm crystal from the pullerThe

6、 whole Si crystal is held by the seed crystalCZ = Czochralski二、集成電路技術發(fā)展歷史二、集成電路技術發(fā)展歷史n1918年，柴可拉斯基晶體生長技術-CZ法/直拉法，Czochralski二、集成電路技術發(fā)展歷史二、集成電路技術發(fā)展歷史n1925年，布里吉曼晶體生長技術，Bridgman，GaAs及化合物半導體晶體生長n1947年 第一只(Ge)晶體管（點接觸式），Shockley、Bardeen、Brattain（Bell實驗室） 第一只晶體管的發(fā)明者及1956年諾貝爾物理學獎獲得者肖克利( William Shockley) 191

7、01989巴丁(JohnBardeen) 19081991 布拉坦(Walter Brattain) 19021987 第一只晶體管的發(fā)明者及1956年諾貝爾物理學獎獲得者1997 at BELL LABORATORIES二、集成電路技術發(fā)展歷史n1954，第一個硅晶體管，Teal,貝爾實驗室n1958，離子注入,Shockley，n1959，第一個（混合）集成電路,Kilby（2000年諾貝爾物理獎）,由Ge單晶制作-1個BJT、3個電阻、1個 電容n1959，第一個單片集成電路, Fair Child公司的Noyce（2000年諾貝爾物理獎）,6個器件的觸發(fā)器。第一個（混合）集成電路及其發(fā)

8、明者 Kilby第一個單片集成電路及其發(fā)明者Noyce二、集成電路技術發(fā)展歷史n1960 1960 第一個第一個MOSFET(MOSFET(金屬金屬- -氧化物氧化物- -半導體場效應晶體半導體場效應晶體 管管) )，KahangKahang及及Atalla,Atalla,n1963 CMOS(1963 CMOS(互補型金屬互補型金屬- -氧化物氧化物- -半導體場效應晶體半導體場效應晶體 管管) )，WanlassWanlass及薩支唐，邏輯電路及薩支唐，邏輯電路n1967 1967 DRAM(DRAM(動態(tài)隨機存儲器動態(tài)隨機存儲器) )，DennardDennardn1971 1971 微

9、處理器（微處理器（Intel4004,3mmX4mmIntel4004,3mmX4mm，含，含23002300 個個MOSMOS管，管，10m10m工藝），工藝），HoffHoff，二、集成電路技術發(fā)展歷史二、集成電路技術發(fā)展歷史n19991999年的年的 0.180.18微米工藝、微米工藝、20012001年的年的0.130.13微米、微米、20032003年年的的9090納米（納米（0.090.09微米），微米），20052005年的年的6565納米（納米（0.0650.065微米）微米）n19601960 s s的的25mm(1 25mm(1 英寸），英寸）， 19701970 s s的

10、的51mm(251mm(2英寸），英寸），19801980 s s的的100mm(4100mm(4英寸），英寸）， 19901990 s s的的200mm(8200mm(8英寸），英寸），20002000的的 300mm(12300mm(12英寸），現(xiàn)在英寸），現(xiàn)在400mm(16400mm(16英寸英寸) )三、三、集成電路集成電路技術發(fā)展的規(guī)律與趨勢技術發(fā)展的規(guī)律與趨勢n1964年Intel合作創(chuàng)始人Gorden Moore首次提出；n價格保持不變的情況下晶體管數(shù)每12月翻一番， 1980s后下降為每18月翻一番；n最小特征尺寸每3年減小70%；n價格每2年下降50%；nAmazingly

11、 still correct, likely to keep until 2010n“成本最小化”是“摩爾定律”背后的根本推動力。戈登-摩爾摩爾定律（Moores Law）戈登戈登摩爾摩爾-摩爾定律之父摩爾定律之父n19291929年出生在美國舊金山年出生在美國舊金山n獲加州理工大學物理和化學兩個博士學位獲加州理工大學物理和化學兩個博士學位n19501950年代，與年代，與Robert NoyceRobert Noyce一起，一起，在在William William ShockleyShockley的的“肖克利半導體實驗室肖克利半導體實驗室”工作工作n后諾伊斯與摩爾等后諾伊斯與摩爾等“八個叛逆

12、者八個叛逆者”集體辭職，創(chuàng)辦集體辭職，創(chuàng)辦了著名的了著名的Fairchild SemiconductorFairchild Semiconductor（仙童公司）（仙童公司）n19681968年，諾伊斯與摩爾創(chuàng)辦了年，諾伊斯與摩爾創(chuàng)辦了IntelInteln19691969年，年，“八個叛逆者八個叛逆者”之一的杰里之一的杰里桑德斯創(chuàng)辦桑德斯創(chuàng)辦AMDAMD國際半導體技術路線圖國際半導體技術路線圖nITRSITRS（International Technology Roadmap for International Technology Roadmap for SemiconductorSemi

13、conductor）n由美國半導體工業(yè)協(xié)會由美國半導體工業(yè)協(xié)會 （SIASIA）制定）制定 n按此藍圖，到按此藍圖，到20182018年，年，MOSMOS器件柵長將縮到器件柵長將縮到10nm,10nm,電學溝道長度僅為電學溝道長度僅為7nm7nm，集成度將達到集成度將達到10001000億以上。億以上。 特征尺寸繼續(xù)減小第二個關鍵技術：互連技術第二個關鍵技術：互連技術銅互連已在銅互連已在0.25/0.18um技術代中使用；技術代中使用；但是在但是在0.13um以后，銅互連與低介電常以后，銅互連與低介電常數(shù)絕緣材料共同使用時的可靠性問題還數(shù)絕緣材料共同使用時的可靠性問題還有待研究開發(fā)有待研究開發(fā)

14、微電子器件的特征尺寸繼續(xù)縮小微電子器件的特征尺寸繼續(xù)縮小SOI(Silicon-On-Insulator: 絕緣襯底上的硅絕緣襯底上的硅)技術技術SOISOI技術的原理技術的原理層壓兩層SiN膜可將nMOS晶體管的驅(qū)動能力提高15%應變Si技術More Morre and More Than Morre四、集成電路的特有工藝四、集成電路的特有工藝 a a隔離擴散隔離擴散n目的：形成穿透外延層的目的：形成穿透外延層的P P+ +（N N+ +）隔離墻）隔離墻, ,將外延層分割成若將外延層分割成若干彼此獨立的隔離干彼此獨立的隔離“島島”。電路中相互需要隔離的晶體管和。電路中相互需要隔離的晶體管和電

15、阻等元件分別做在不同的隔離島上。電阻等元件分別做在不同的隔離島上。n工作時：工作時：P P+ +接低電壓（接地），接低電壓（接地），N N型隔離島接高電壓。型隔離島接高電壓。n元件間的隔離：兩個背靠背的反向元件間的隔離：兩個背靠背的反向PNPN結(jié)結(jié)-PNPN結(jié)隔離。結(jié)隔離。b. b. 埋層擴散埋層擴散n集電極引線從正面引出，從集電極到發(fā)射極的電流必須從高集電極引線從正面引出，從集電極到發(fā)射極的電流必須從高阻的外延層流過，這相當于在體內(nèi)引入了一個大的串聯(lián)電阻，阻的外延層流過，這相當于在體內(nèi)引入了一個大的串聯(lián)電阻，導致飽和壓降增大。導致飽和壓降增大。n低阻埋層（低阻埋層（N N+ +型薄層）型薄層

16、）: :有效降低了集電區(qū)的串聯(lián)電阻。有效降低了集電區(qū)的串聯(lián)電阻。五、本課程的主要內(nèi)容五、本課程的主要內(nèi)容n1.襯底制備單晶生長；晶片的切、磨、拋；n2.薄膜技術氧化、外延、蒸發(fā)；n3.摻雜技術擴散、離子注入；n4.圖形加工制版、光刻（曝光、腐蝕）； 六、本課程教學內(nèi)容的特點六、本課程教學內(nèi)容的特點 n1側(cè)重原理闡述；n2硅材料；n3平面工藝。 1、美Gary S.May,施敏，半導體制造基礎，人民郵電出版社， 2007.11 2、關旭東，硅集成電路工藝基礎，北京大學出版社，2003.10 3、 Stephen A. Campbell ，微電子制造科學原理與工程技術 （第二版），電子工業(yè)出版社，

17、2004.1 4、施敏，半導體器件物理與工藝（第二版），蘇州大學出版社 5、美Hwaiyu Geng，半導體集成電路制造手冊，電子工業(yè)出版 社，2006.12 6、莊同曾，集成電路制造工藝-原理與實踐，電子工業(yè)出版社, 1985年 七、參考書七、參考書八、成績八、成績n平時成績：平時作業(yè)占平時成績：平時作業(yè)占2020分，科技小論文占分，科技小論文占2020分，共分，共4040分；分；n期末考試（閉卷）：占期末考試（閉卷）：占6060分。分。n三次點名都不到者沒有平時成績。三次點名都不到者沒有平時成績。科技小論文科技小論文1 1篇篇n內(nèi)容：綜述性或研究性小論文，詳細介紹你感興趣的集成電內(nèi)容：綜述性或研究性小論文，詳細介紹你感興趣的集成電路路/ /微電子器件制造中的某個工藝技術（如材料、氧化、摻雜、微電子器件制造中的某個工藝技術（如材料、氧化、摻雜、外延、光刻外延、光刻/ /腐蝕、金屬化、互連、集成、以及工藝環(huán)境、腐蝕、金屬化、互連、集成、以及工藝環(huán)境、 設備、成本、管理、運營等）。設備、成本、管理、運營等）。n要求：要求： 1.1.不低于不低于40004000字；字； 2.2.不許原文照搬；不許原文照搬； 3.3.不少于不少于5 5篇的參考文獻；篇的參考文獻； 4 4. .按科技論