半導體存儲器 (2)

1、現(xiàn)在學習的是第一頁，共51頁重點重點難點難點電路的結構特點、地址與數(shù)據(jù)的對應關系電路的結構特點、地址與數(shù)據(jù)的對應關系重點：重點： 內部詳細結構、物理過程內部詳細結構、物理過程（非重點（非重點 ）存儲器容量的擴展存儲器容量的擴展分類、特點、應用場合分類、特點、應用場合難點：難點：第七章第七章 半導體存儲器半導體存儲器產生組合邏輯函數(shù)產生組合邏輯函數(shù)現(xiàn)在學習的是第二頁，共51頁 半導體存儲器是一種能半導體存儲器是一種能存儲存儲大量大量二值數(shù)字信息二值數(shù)字信息的大規(guī)模的大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計算機中的重要組成部集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計算機中的重要組成部分。分。半導體存儲器半導體

2、存儲器ROMROMEPROMEPROM快閃存儲器快閃存儲器PROMPROME E2 2PROMPROM掩膜掩膜ROMROM可編程可編程ROMROMRAMRAMSRAMSRAMDRAMDRAM按存取方式來分按存取方式來分7.1 7.1 概述概述按制造工藝來分按制造工藝來分半導體存儲器半導體存儲器雙極型雙極型MOSMOS型型現(xiàn)在學習的是第三頁，共51頁對存儲器的對存儲器的操作操作通常分為兩類：通常分為兩類：寫寫即把信息存入存儲器的過程。即把信息存入存儲器的過程。讀讀即從存儲器中取出信息的過程。即從存儲器中取出信息的過程。兩個重要技術指標兩個重要技術指標存儲容量存儲容量存儲器能存放二值信息的多少。單

3、位是存儲器能存放二值信息的多少。單位是 位或比特（位或比特（bitbit）。）。1K=21K=21010=1024=1024，1M=21M=21010K=2K=22020。存儲時間存儲時間存儲器讀出（或寫入）數(shù)據(jù)的時間。一存儲器讀出（或寫入）數(shù)據(jù)的時間。一 般用般用讀（或寫）周期讀（或寫）周期來表示。來表示。現(xiàn)在學習的是第四頁，共51頁7.2.1 掩膜只讀存儲器（掩膜只讀存儲器（ROM）存儲的數(shù)據(jù)不會因斷電而消失，具有非易失性。存儲的數(shù)據(jù)不會因斷電而消失，具有非易失性。特點：特點： 只能讀出，不能寫入；只能讀出，不能寫入；1、 ROM的基本結構的基本結構 ROM主要由主要由地址譯碼器地址譯碼器

4、、存儲矩陣存儲矩陣和和輸出緩沖器輸出緩沖器三部三部 分組成。分組成。7.2 只讀存儲器（只讀存儲器（ROM）掩模掩模ROM ：廠家把數(shù)據(jù)廠家把數(shù)據(jù)“固化固化”在存儲器中，用戶無法進在存儲器中，用戶無法進行任何修改。適合大量生產，簡單，便宜，非易失性，行任何修改。適合大量生產，簡單，便宜，非易失性，使用時，只能讀出，不能寫入。使用時，只能讀出，不能寫入?，F(xiàn)在學習的是第五頁，共51頁ROM的基本結構的基本結構 字線字線位線位線 存儲單元可以由存儲單元可以由二極管二極管、雙極型三極管雙極型三極管或者或者MOSMOS管管構成。每個構成。每個存儲單元可存儲存儲單元可存儲1 1位位二值信息（二值信息（“0

5、”0”或或“1”1”）。）。 按按“字字”存放、讀取數(shù)據(jù)存放、讀取數(shù)據(jù)，每個，每個“字字”由若干個存儲單元組成，即由若干個存儲單元組成，即包含若干包含若干“位位”。字的位數(shù)稱為。字的位數(shù)稱為“字長字長”。 每當給定一組輸入地址時，譯碼器每當給定一組輸入地址時，譯碼器選中選中某一條輸出某一條輸出字線字線Wi，該字線對應存儲矩陣中的某個該字線對應存儲矩陣中的某個“字字”，并將該字中的，并將該字中的m位信息位信息通過通過位線位線送至輸出緩沖器進行送至輸出緩沖器進行輸出輸出。存儲器的容量字數(shù)位數(shù)2nm位現(xiàn)在學習的是第六頁，共51頁2、二極管、二極管ROM現(xiàn)在學習的是第七頁，共51頁地址譯碼器實現(xiàn)地址碼

6、的地址譯碼器實現(xiàn)地址碼的與運算與運算，每條字線，每條字線對應一個最小項。對應一個最小項。013012011010AAWAAWAAWAAW 地址譯碼器地址譯碼器現(xiàn)在學習的是第八頁，共51頁存儲矩陣實現(xiàn)字線的存儲矩陣實現(xiàn)字線的或運算或運算存儲矩陣存儲矩陣1003113202313WWDWWDWWWDWWD現(xiàn)在學習的是第九頁，共51頁ROM的數(shù)據(jù)表的數(shù)據(jù)表 地地 址址 數(shù)數(shù) 據(jù)據(jù) A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0制作芯片時，若在某個字中的某一位存入制作芯片時，若在某個字中的某一位存入“1”，則，則在該字的字線與位線之間在

7、該字的字線與位線之間接入二極管接入二極管，反之，就不接，反之，就不接二極管。二極管。1003113202313WWDWWDWWWDWWD013012011010AAWAAWAAWAAW 現(xiàn)在學習的是第十頁，共51頁3、MOS管管ROM地地 址址 數(shù)數(shù) 據(jù)據(jù) A1 A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0ROM的點陣圖的點陣圖“1”“0”現(xiàn)在學習的是第十一頁，共51頁一次性可編程一次性可編程ROM（PROM）：出廠時，存儲內容全為：出廠時，存儲內容全為1，用，用戶可根據(jù)自己的需要進行編程，但只能編程一次。戶可根據(jù)自己的需要進行編程

8、，但只能編程一次。7.2.2 可編程的只讀存儲器可編程的只讀存儲器ROM的編程是指將信息存入的編程是指將信息存入ROM的過程。的過程。UCC字線Wi位線Di熔絲熔絲型熔絲型PROM的存儲單元的存儲單元寫寫是是一一次次性性編編程程，不不能能改改！編編程程時時將將不不用用的的熔熔斷斷有有出出廠廠時時，每每個個結結點點上上都都熔熔絲絲由由易易熔熔合合金金制制成成 現(xiàn)在學習的是第十二頁，共51頁現(xiàn)在學習的是第十三頁，共51頁W0D70AWARVCC11、數(shù)據(jù)寫入、數(shù)據(jù)寫入例：將例：將W0=01111111寫入寫入輸入地址碼輸入地址碼0000，使，使W0=1，(選中該組存儲單元選中該組存儲單元)在在D7

9、端加端加高壓脈沖高壓脈沖(20V)，使穩(wěn)壓管，使穩(wěn)壓管DZ導通，導通，寫入放大器寫入放大器AW導通，輸出呈低電平、低內阻狀態(tài)，導通，輸出呈低電平、低內阻狀態(tài)，有有大電流流過熔斷絲，將其熔斷。大電流流過熔斷絲，將其熔斷。I大大2、數(shù)據(jù)讀出、數(shù)據(jù)讀出輸入地址碼輸入地址碼0000，使，使W0=1，數(shù)據(jù)端不加電壓，數(shù)據(jù)端不加電壓，AR工作，輸出數(shù)據(jù)工作，輸出數(shù)據(jù)讀出時讀出時，AR輸出的輸出的5V高電平不足以使高電平不足以使DZ導通，導通，AW不工作不工作工作原理工作原理只能寫入一次，不能滿足經常修改存儲內容的需要只能寫入一次，不能滿足經常修改存儲內容的需要現(xiàn)在學習的是第十四頁，共51頁7.2.3 可擦

10、除的可編程只讀存儲器（可擦除的可編程只讀存儲器（EPROM）一、一、紫外線擦除可編程紫外線擦除可編程ROM（UVEPROM）管疊柵注入MOSMOSInjuctiongateStackedSIMOS)(浮置柵控制柵:fcGG總體結構與掩?？傮w結構與掩模ROMROM一樣，但存儲單元不同一樣，但存儲單元不同. . UVEPROMUVEPROM采用浮柵技術，可通過紫外線照射而被擦除，采用浮柵技術，可通過紫外線照射而被擦除，可重復擦除上萬次?？芍貜筒脸先f次?，F(xiàn)在學習的是第十五頁，共51頁正正常常邏邏輯輯高高電電平平下下導導通通處處上上未未充充負負電電荷荷，則則若若通通正正常常邏邏輯輯高高電電平平下下不

11、不導導處處上上充充以以負負電電荷荷，則則若若工工作作原原理理：cfcfGGGG現(xiàn)在學習的是第十六頁，共51頁形形成成注注入入電電荷荷到到達達吸吸引引高高速速電電子子穿穿過過寬寬的的正正脈脈沖沖，上上加加同同時時在在發(fā)發(fā)生生雪雪崩崩擊擊穿穿）間間加加高高壓壓（“寫寫入入”：雪雪崩崩注注入入,GSiOms50,V25G,V2520SD,f2c 年年）光光燈燈下下分分鐘鐘（陽陽光光下下一一周周，熒熒紫紫外外線線照照射射空空穴穴對對，提提供供泄泄放放通通道道生生電電子子“擦擦除除”：通通過過照照射射產產33020 現(xiàn)在學習的是第十七頁，共51頁Flash Memory也是采用浮柵型也是采用浮柵型MOS

12、管，存儲器中數(shù)據(jù)的擦除管，存儲器中數(shù)據(jù)的擦除和寫入是分開進行的，數(shù)據(jù)寫入方式與和寫入是分開進行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只相同，一般一只芯片可以擦除芯片可以擦除/寫入寫入100萬次以上。萬次以上。E2PROM也是采用浮柵技術，用電擦除，可重復擦寫也是采用浮柵技術，用電擦除，可重復擦寫100次，并次，并且擦除的速度要快的多。且擦除的速度要快的多。E2PROM的電擦除過程就是改寫過的電擦除過程就是改寫過程，它具有程，它具有ROM的非易失性，又具備類似的非易失性，又具備類似RAM的功能，可的功能，可以隨時改寫。以隨時改寫。二、二、電可擦除可編程電可擦除可編程ROM（E2PROM）三、快

13、閃存儲器（三、快閃存儲器（Flash Memory）現(xiàn)在學習的是第十八頁，共51頁 7.3 隨機存取存儲器（隨機存取存儲器（RAM）斷電后存儲的數(shù)據(jù)隨之消失，具有斷電后存儲的數(shù)據(jù)隨之消失，具有易失性易失性。特點：特點： 可隨時讀出，也可隨時寫入數(shù)據(jù)；可隨時讀出，也可隨時寫入數(shù)據(jù)；根據(jù)存儲單元工作原理不同，分為靜態(tài)根據(jù)存儲單元工作原理不同，分為靜態(tài)RAM和動態(tài)和動態(tài)RAM靜態(tài)靜態(tài)SRAM: 優(yōu)點優(yōu)點:數(shù)據(jù)由數(shù)據(jù)由觸發(fā)器觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存記憶，只要不斷電，數(shù)據(jù)就能永久保存缺點缺點: :存儲單元所用的管子數(shù)目多存儲單元所用的管子數(shù)目多, ,功耗大功耗大, ,集成度受到限制集成度

14、受到限制動態(tài)動態(tài)DRAM:優(yōu)點優(yōu)點: :存儲單元所用的管子數(shù)目少存儲單元所用的管子數(shù)目少, ,功耗小功耗小, ,集成度高集成度高缺點缺點: :為避免存儲數(shù)據(jù)的丟失為避免存儲數(shù)據(jù)的丟失, ,必須必須定期刷新定期刷新現(xiàn)在學習的是第十九頁，共51頁一、一、SRAM的基本結構的基本結構7.3.1、靜態(tài)隨機存儲器、靜態(tài)隨機存儲器(SRAM)由由存儲矩陣存儲矩陣、地址譯碼器地址譯碼器、讀讀/ /寫控制電路寫控制電路三部分組成三部分組成. .SRAM的基本結構圖的基本結構圖CS稱為片選信號稱為片選信號。 CS=0時，時，RAM工作；工作； CS=1時，所有時，所有I/O端均為高端均為高阻狀態(tài)，不能對阻狀態(tài)，

15、不能對RAM進行進行讀讀/寫操作。寫操作。R/W稱為讀稱為讀/寫控制信號寫控制信號。 R/W=1時，執(zhí)行讀操作；時，執(zhí)行讀操作； R/W=0時，執(zhí)行寫操作。時，執(zhí)行寫操作。 雙向箭頭表示一組可雙向傳輸雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導線數(shù)據(jù)的導線現(xiàn)在學習的是第二十頁，共51頁 列列 地地 址址 譯譯 碼碼 器器讀讀/寫寫控制控制讀讀/寫寫控制控制讀讀/寫寫控制控制讀讀/寫寫控制控制I/O1I/O2I/O3I/O4&R/WCS 行行 地地 址址 譯譯 碼碼 器器 A0 A1 A2 A9A3A4A8X0X1X63Y0Y1Y1510244位位RAM(2114)結構圖結構圖Y02114RAM現(xiàn)

16、在學習的是第二十一頁，共51頁存儲容量存儲容量210字字4位位/字字=10244=4096位位 R/W=0，輸入一組地址碼，則相應存儲單元，輸入一組地址碼，則相應存儲單元中的數(shù)據(jù)從中的數(shù)據(jù)從I/O3I/O0被寫入。被寫入。CS=0時選中該片時選中該片I/O0I/O1I/O2I/O3CSR/WA0A1A92114CS=1時未選中該片，數(shù)據(jù)不能讀出或寫入，時未選中該片，數(shù)據(jù)不能讀出或寫入， I/O端呈高阻態(tài)端呈高阻態(tài)211410244位位RAMR/W=1，輸入一組地址碼，則相應存儲單元，輸入一組地址碼，則相應存儲單元中的數(shù)據(jù)從中的數(shù)據(jù)從I/O3I/O0被讀出。被讀出?，F(xiàn)在學習的是第二十二頁，共51

17、頁SRAM 2114的功能工作方式工作方式CS*R/W*I/O4I/O1未選中未選中讀操作讀操作寫操作寫操作10010高阻高阻輸出輸出輸入輸入現(xiàn)在學習的是第二十三頁，共51頁2、SRAM靜態(tài)存儲單元靜態(tài)存儲單元UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線列選線 Y行選線行選線 X存儲存儲單元單元位位線線D位位線線D(a) (a) 六管六管NMOSNMOS存儲單元存儲單元基本基本SRSR觸發(fā)器觸發(fā)器無論讀出還是寫入操作，都必須使行選線無論讀出還是寫入操作，都必須使行選線X X和列選線和列選線Y Y同時為同時為“1”.1”.UDDV4V2V6V5V1V3V7V8YI/OI/O位線D

18、位線DX(b)(b)六管六管CMOSCMOS存儲單元存儲單元PMOSPMOS管管現(xiàn)在學習的是第二十四頁，共51頁7.3.2、動態(tài)隨機存儲器、動態(tài)隨機存儲器(DRAM)V4V3V1V2V7V8YDD位位線線D位位線線DC1C2CO1CO2QQ預充脈沖預充脈沖V5V6X存儲存儲單元單元UC1UC2UCC四管動態(tài)四管動態(tài)MOS存儲單元存儲單元 動態(tài)動態(tài)MOSMOS存儲單元存儲單元利用利用MOSMOS管管的柵極電容來存儲信息的柵極電容來存儲信息，但由于，但由于柵極電容的容量很小，而漏電流又不柵極電容的容量很小，而漏電流又不可能絕對等于可能絕對等于0 0，所以電荷保存的，所以電荷保存的時間有限。為了避免

19、存儲信息時間有限。為了避免存儲信息的丟失，必須定時地給電容補的丟失，必須定時地給電容補充漏掉的電荷。通常把這種操充漏掉的電荷。通常把這種操作稱為作稱為“刷新刷新”。 刷新之間的時間間隔一般不大于刷新之間的時間間隔一般不大于 20ms20ms。 動態(tài)動態(tài)MOSMOS存儲單元有四管電路、三存儲單元有四管電路、三管電路和單管電路等。管電路和單管電路等?，F(xiàn)在學習的是第二十五頁，共51頁V4V3V1V2V7V8YDD位位線線D位位線線DC1C2CO1CO2QQ預充脈沖預充脈沖V5V6X存儲存儲單元單元UC1UC2UCC四管動態(tài)四管動態(tài)MOS存儲單元存儲單元寫入數(shù)據(jù)：寫入數(shù)據(jù)：D=1D=1時，時，C C2

20、 2充電，寫入充電，寫入Q=1Q=1；D=0D=0時，時，C C1 1充電，寫入充電，寫入Q=0Q=0。X=Y=“1”X=Y=“1”01101001讀出數(shù)據(jù)：讀出數(shù)據(jù)：Q=0Q=0時，讀出時，讀出D=0D=0；Q=1Q=1時，讀出時，讀出D=1D=1；X=Y=“1”X=Y=“1”10CO1、CO2預充電預充電01現(xiàn)在學習的是第二十六頁，共51頁寫入信息時，字線為高電平，寫入信息時，字線為高電平，VTVT導通，位線上的數(shù)據(jù)經過導通，位線上的數(shù)據(jù)經過VTVT存入存入C CS S。讀出信息時，字線為高電平，讀出信息時，字線為高電平，VTVT管導通，這時管導通，這時C CS S經經VTVT向向C CO

21、 O充電充電，使位線獲得讀出的信息。這是一種，使位線獲得讀出的信息。這是一種破壞性讀出破壞性讀出。因此每次讀。因此每次讀出后，要對該單元補充電荷進行出后，要對該單元補充電荷進行刷新刷新，同時還需要高靈敏度讀，同時還需要高靈敏度讀出放大器對讀出信號加以放大。出放大器對讀出信號加以放大。單管動態(tài)單管動態(tài)MOSMOS存儲單元存儲單元字選線位線D(數(shù)據(jù)線)CO輸出電容輸出電容VTCS存儲電容存儲電容現(xiàn)在學習的是第二十七頁，共51頁7.4 存儲器容量的擴展存儲器容量的擴展位擴展可以用多片芯片并聯(lián)的方式來實現(xiàn)位擴展可以用多片芯片并聯(lián)的方式來實現(xiàn) 各地址線、讀各地址線、讀/寫線、片選信號對應并聯(lián)；寫線、片選

22、信號對應并聯(lián)； 各芯片的各芯片的I/O口作為整個口作為整個RAM輸入輸入/出數(shù)據(jù)端的一位。出數(shù)據(jù)端的一位。1 1、位擴展方式、位擴展方式增加增加I/O端個數(shù)端個數(shù)用用10241 位的位的RAM擴展為擴展為10248 位位RAMA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OI/O1I/O2I/O7A0A1A9R/WCS一一片片存存儲儲容容量量總總存存儲儲容容量量 N八片八片現(xiàn)在學習的是第二十八頁，共51頁2 2、字擴展方式、字擴展方式增加增加地址端個數(shù)地址端個數(shù)一一片片存存儲儲容容量量總總存存儲儲容

23、容量量 N例：用例：用2568 位的位的RAM擴展為擴展為10248 位位RAM。分析：分析：N=425628，每片有，每片有8條地址線；條地址線；102410242 21010，需要，需要1010條地址線；條地址線； 所以，需要增加所以，需要增加2 2條高位地址線來控制條高位地址線來控制4 4片分別工作，即需要片分別工作，即需要一個一個2-42-4線譯碼器。線譯碼器。字擴展可以字擴展可以利用外加譯碼器利用外加譯碼器控制芯片的片選控制芯片的片選(CS)輸入端來實現(xiàn)輸入端來實現(xiàn) 各片各片RAM對應的數(shù)據(jù)線、讀對應的數(shù)據(jù)線、讀/寫線對應并聯(lián)；寫線對應并聯(lián)； 低位地址線也并聯(lián)接起來；低位地址線也并聯(lián)

24、接起來； 要增加的高位地址線通過譯碼器譯碼，將其輸出分別接至各要增加的高位地址線通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。片的片選控制端?，F(xiàn)在學習的是第二十九頁，共51頁A0A1 A7R/W CS2568RAMI/O0I/O7(1)A0A1 A7R/W CS2568RAMI/O0I/O7(2)A0A1 A7R/W CS2568RAMI/O0I/O7(3)A0A1 A7R/W CS2568RAMI/O0I/O7(4)A0A1A7R/WY0A8A924譯碼器Y1Y2Y3I/O0I/O7A0A1用用2568 位的位的RAM擴展為擴展為10248 位位RAM的系統(tǒng)框圖的系統(tǒng)框圖現(xiàn)在學習的是第三

25、十頁，共51頁現(xiàn)在學習的是第三十一頁，共51頁A0A1 A9 I/O0 I/O1 I/O2 I/O32114 （1）CSR/WI/O0 I/O1 I/O2 I/O3A0A1 A9 I/O0 I/O1 I/O2 I/O32114 （2）CSR/WA0A1 A9 I/O0 I/O1 I/O2 I/O32114 （4）CSR/WA0A1 A9 R/WY0 Y1 Y2 Y3A10 A11A0 A12-4線譯碼器線譯碼器將將 (10244位位)擴展成擴展成( 40964位位)的的RAM現(xiàn)在學習的是第三十二頁，共51頁7.5 用存儲器實現(xiàn)組合邏輯函數(shù)用存儲器實現(xiàn)組合邏輯函數(shù)原理原理：地址相當于輸入變量地址

26、相當于輸入變量數(shù)據(jù)相當于輸出變量數(shù)據(jù)相當于輸出變量 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 01AA0123DDDD任何形式的組合邏輯函數(shù)均能通過向任何形式的組合邏輯函數(shù)均能通過向ROM 中寫中寫入相應的數(shù)據(jù)來實現(xiàn)。入相應的數(shù)據(jù)來實現(xiàn)。多輸出組合邏輯多輸出組合邏輯函數(shù)的真值表函數(shù)的真值表013012011010AAWAAWAAWAAW 1003113202313WWDWWDWWWDWWD現(xiàn)在學習的是第三十三頁，共51頁用存儲器設計組合邏輯電路步驟用存儲器設計組合邏輯電路步驟1 1、進行邏輯抽象，得出所設計組合邏輯電路的、進行邏輯抽象，得出

27、所設計組合邏輯電路的邏輯真值表邏輯真值表2 2、選擇存儲器芯片選擇存儲器芯片。芯片的地址輸入端等于輸入變量數(shù)，。芯片的地址輸入端等于輸入變量數(shù)，芯片的數(shù)據(jù)輸出端等于輸出函數(shù)的數(shù)目。芯片的數(shù)據(jù)輸出端等于輸出函數(shù)的數(shù)目。3 3、若一片存儲器芯片的地址輸入端數(shù)或數(shù)據(jù)輸出端數(shù)達不、若一片存儲器芯片的地址輸入端數(shù)或數(shù)據(jù)輸出端數(shù)達不到上述要求，可采用字、位擴展的方法將多片存儲器芯片到上述要求，可采用字、位擴展的方法將多片存儲器芯片組和成一個符合要求的存儲器。組和成一個符合要求的存儲器。4 4、將輸入變量接至存儲器的地址輸入端，取存儲器的輸出端作為、將輸入變量接至存儲器的地址輸入端，取存儲器的輸出端作為函數(shù)

28、輸出端，并從函數(shù)的函數(shù)輸出端，并從函數(shù)的真值表真值表得到與之對應的得到與之對應的存儲器數(shù)據(jù)表存儲器數(shù)據(jù)表。5 5、將得到的數(shù)據(jù)表寫入存儲器中將得到的數(shù)據(jù)表寫入存儲器中，就得到了所，就得到了所設計的組合邏輯電路。設計的組合邏輯電路?，F(xiàn)在學習的是第三十四頁，共51頁例例7.5.1試用試用ROM設計一個八段字符顯示譯碼器（帶小數(shù)點）設計一個八段字符顯示譯碼器（帶小數(shù)點）輸入輸入輸出輸出字字形形DCBAabcdefgh0000111111010 00001011000011 10010110110112 20011111100113 30100011001114 4110000011010c c110

29、101111010d d111011011110e e111110001110f f解：電路要求解：電路要求4位輸入，位輸入，8位輸出，故選用位輸出，故選用4位地址線，位地址線，8位數(shù)據(jù)線的位數(shù)據(jù)線的ROM。用掩模用掩模ROM實現(xiàn)實現(xiàn)畫出存儲矩陣的連接圖畫出存儲矩陣的連接圖（有二極管表示（有二極管表示0）A3A2A1A0W0W1 W154-16線譯碼器線譯碼器1EN1ENEND0D7DCBA(a)(h)現(xiàn)在學習的是第三十五頁，共51頁現(xiàn)在學習的是第三十六頁，共51頁例例2：試用：試用ROM產生如下的一組多輸出邏輯函數(shù)。產生如下的一組多輸出邏輯函數(shù)。CBABCAY 1BCDADBCDCBAY 2

30、DCBADABCY 3ABCDDCBAY 4解：解： 電路要求電路要求4位輸入，位輸入，4位輸出，位輸出，故選用故選用4位地址線，位地址線，4位數(shù)據(jù)線的位數(shù)據(jù)線的ROM。為得真值表，先將邏輯式化為最小項之和的形式為得真值表，先將邏輯式化為最小項之和的形式現(xiàn)在學習的是第三十七頁，共51頁 ABCDY1Y2Y3Y400000 0 0 0 00010 0 0 0 00101 0 0 100111 0 0 0 01000 0 1 001010 0 0 001101 1 0 001111 1 0 010000 0 0 010010 0 0 010100 1 0 010110 0 0 011000 0 0

31、 011010 0 0 011100 1 1 011110 0 0 1用掩模用掩模ROM實現(xiàn)實現(xiàn)畫出存儲矩陣的連接圖畫出存儲矩陣的連接圖（有二極管表示（有二極管表示1）ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1 . W154-16線譯碼器線譯碼器1EN1ENEN ),(),(),(),(15214414107676324321mYmYmYmY現(xiàn)在學習的是第三十八頁，共51頁現(xiàn)在學習的是第三十九頁，共51頁選用一片有選用一片有4位地址輸入、位地址輸入、4位數(shù)位數(shù)據(jù)輸出的據(jù)輸出的164位存儲器。位存儲器。若選用若選用10244位位RAM，以它的，以它的地址輸入端地址輸入端A3、A2、

32、A1、A0作作為為D、C、B、A，以它的數(shù)據(jù)輸，以它的數(shù)據(jù)輸出端出端D3、D2、D1、D0作為作為Y3、Y2、Y1、Y0，得到，得到RAM的數(shù)據(jù)表的數(shù)據(jù)表：例、設計一個代碼轉換電路，將例、設計一個代碼轉換電路，將84218421碼轉換為余碼轉換為余3 3循環(huán)碼。循環(huán)碼。 解解 ：以：以84218421碼的碼的4 4位作為位作為4 4個輸個輸入變量，以余入變量，以余3 3循環(huán)碼的循環(huán)碼的4 4位作為位作為多輸出函數(shù)的多輸出函數(shù)的4 4個輸出端。得到邏個輸出端。得到邏輯真值表：輯真值表：現(xiàn)在學習的是第四十頁，共51頁 將數(shù)據(jù)表寫入將數(shù)據(jù)表寫入RAMRAM中，就得中，就得到了所設計的代碼轉換電路到了

33、所設計的代碼轉換電路RAM的數(shù)據(jù)表的數(shù)據(jù)表現(xiàn)在學習的是第四十一頁，共51頁存儲器的實際應用算術運算器算術運算器現(xiàn)在學習的是第四十二頁，共51頁存儲矩陣的點陣圖存儲矩陣的點陣圖現(xiàn)在學習的是第四十三頁，共51頁題題7.14 如圖是用164位ROM和同步十六進制加法計數(shù)器74LS161組成的脈沖分頻電路，ROM的數(shù)據(jù)表如下所示。試畫出在CP信號連續(xù)作用下D3、D2、D1和D0輸出的電壓波形，并說明它們和CP信號頻率之比。D0、D1、D2、D3輸出脈沖頻率與CP頻率之比分別為7/15、1/3、1/5、1/15?，F(xiàn)在學習的是第四十四頁，共51頁作業(yè) 7-5，8，9，12 ，14現(xiàn)在學習的是第四十五頁，共51頁ROM存儲器的測試現(xiàn)在學習的是第四十六頁，共51頁RAM存儲器的測試現(xiàn)在學習的是第四十七頁，共51頁第第7 7章章 小結小結3. 3. 掌握用掌握用ROM實現(xiàn)組合邏輯電路的方法實現(xiàn)組合邏輯電路的方法 重點掌握重點掌握1掌握各種存儲器的特點掌握各種存儲器的特點2掌握存儲器的擴展方法掌握存儲器的擴展方法主要內容：主要內容：1. 各種半導體存儲器的原理和特點各種半導體存儲器的原理和特點2.