電子技術(shù)基礎(chǔ) (3)

1、2022-4-151數(shù)字電子技術(shù)數(shù)字電子技術(shù)2022-4-1525.3 計數(shù)器計數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器也稱分頻器 。利用分頻器 ，可以得到各種頻率的脈沖信號。數(shù)字系統(tǒng)經(jīng)常需要各種頻率的脈沖信號，因此需要各種各樣的計數(shù)器。2022-4-153計數(shù)器同步計數(shù)器異步計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器常用計數(shù)器的種類：2022-4-1542022-4-155RDLDEPET0123DDDD0123QQQQ0123dddd0123dddd四位二進制同步加計數(shù)器四

2、位二進制同步加計數(shù)器74LS161的功能表的功能表清零預(yù)置使能 時鐘CP預(yù)置數(shù)據(jù)輸入輸 出0 0 0 0 010 110 保 持11 0 保 持111 1 累 加 計 數(shù)0123QQQQCO 由CO函數(shù)式可以看出，74161是四位二進制計數(shù)器5.3.1 四位四位 二進制計數(shù)器二進制計數(shù)器2022-4-156RDLDEPET0123DDDD0123QQQQ0123dddd0123dddd四位二進制同步加計數(shù)器四位二進制同步加計數(shù)器74LS163的功能表的功能表清零預(yù)置使能 時鐘CP預(yù)置數(shù)據(jù)輸入輸 出0 0 0 0 010 110 保 持11 0 保 持111 1 累 加 計 數(shù)0123QQQQC

3、O 由CO函數(shù)式可以看出，74163是四位二進制計數(shù)器2022-4-157 (a) 引腳排列圖 16 15 14 13 12 11 10 9 74LS161/163 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 ET LD RDCP D0 D1 D2 D3 EP GND 74LS161/163的管腳排列圖和邏輯符號的管腳排列圖和邏輯符號 74LS161/163 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP RD LD CP CO 2022-4-1585.3.2 N進制計數(shù)器進制計數(shù)器 利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進行計數(shù)的N進

4、制計數(shù)器的方法。 集成計數(shù)器有很多種。其中清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。2022-4-159一、用同步清零端或置數(shù)端歸零構(gòu)成一、用同步清零端或置數(shù)端歸零構(gòu)成N進制計數(shù)器進制計數(shù)器（1）作出N進制計數(shù)器狀態(tài)圖。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫邏輯電路圖。0000000100100011Q0Q2Q1Q

5、310011000011101101011101001000101（1）作出狀態(tài)圖。（2）求歸零邏輯。采用同步置數(shù)端歸零。CPQ2Q3Q1Q0用74161設(shè)計一個十二進制計數(shù)器，要求按自然態(tài)序計數(shù)。LD013QQQLD 2022-4-1510用同步置數(shù)端歸零構(gòu)成一個十二進制計數(shù)器。D0D3必須都接必須都接0 & 1 1 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 CO LD CR ET EP CP 013QQQLD （3）根據(jù)畫邏輯電路圖。2022-4-15112 2、用異步清零端或置數(shù)端歸零構(gòu)成、用異步清零端或置數(shù)端歸零構(gòu)成N進置計數(shù)器進置計數(shù)器（1）作出N進制計

6、數(shù)器狀態(tài)圖。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫邏輯電路圖。0000000100100011Q0Q2Q1Q310011000011101101011101001000101（1）作出狀態(tài)圖。110023QQCR （2）求歸零邏輯。過渡狀態(tài)2022-4-1512用異步清零端歸零構(gòu)成一個十二進制計數(shù)器。D0D3可隨意處理可隨意處理 & 1 1 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR CP 74LS161 23QQCR 畫邏輯電路圖。（3）根據(jù)CPQ2Q3Q1Q0CR瞬間清零信號 不夠可靠2022-4-15133

7、3、提高歸零可靠性的方法、提高歸零可靠性的方法 & 1 1 & & Q Q 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR S R CP 利用一個基本 RS 觸發(fā)器將CR暫存一下，從而 保證歸零信號有足夠的作用時間，使計數(shù)器能夠可靠歸零。 2022-4-1514CPQ2Q3Q1Q0CRQCR 23QQS CPR 1tt 當(dāng)時123 QQ1CP023QQS1CPR0Q1Q00123QQQQ123QQS1CPR1t2t123QQS0 CPR1Q0Q123QQS1 CPR1Q0Q0Q21 ttt 2022-4-1515分析下

8、圖所示電路功能。 & 1 1 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR CP 74LS163 例23QQCR 0000000100100011Q0Q2Q1Q310011000011101101011101001000101（2）作出狀態(tài)圖。（1）寫出清零輸入函數(shù)表達式。1100CPQ2Q3Q1Q0CR1t2t2022-4-1516例：用74LS161構(gòu)成一個十二進制計數(shù)器。 要求按8421BCD碼計數(shù)。 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1

9、D0 ET EP CP CO LD CR 74LS161 &1&11CP2022-4-1517例：用74LS161構(gòu)成一個二十四進制計數(shù)器。 要求按8421BCD碼計數(shù)。 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 &1&11CP2022-4-1518例：用74LS161構(gòu)成一個二十四進制計數(shù)器。 要求按自然二進制碼計數(shù)。 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 7

10、4LS161 Q3 Q2 Q1 Q0 D3 D2 D1 D0 ET EP CP CO LD CR 74LS161 &11CP(24) 10 = (11000) 2134QQCR 01234 Q QQQQ2022-4-15190 0(CO1=0) 74LS161(2) ET EP CP 1 Q7 Q6 Q5 Q4 CO LD CR 1 74LS161(1) ET EP CP 1 CO LD CR 1 74LS161(0) Q3 Q2 Q1 Q0 ET EP CP 1 D3 D2 D1 D0 CO LD CR 1 1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q11 Q10 Q9 Q

11、8 CP Q3 Q2 Q1 Q0 D3 D2 D1 D0 D3 D2 D1 D0 CO1 CO0 0 1(CO1=0) 01 2 F (CO0=1) 0 2(CO1=0) 01 2 F (CO0=1) 0 F(CO1=1) 01 2 F (CO0=1) 1 0(CO1=1) 01 2 F (CO0=1)01 2 F (CO0=1) 2022-4-1520CRLDUCPDCP0123DDDD0123QQQQ0123dddd0123dddd74LS193的功能表清零預(yù)置時 鐘預(yù)置數(shù)據(jù)輸入輸 出1 0 0 0 000 01 1 加計數(shù)01 1 減計數(shù)， UCPQQQQCO0123DCPQQQQBO0

12、1232022-4-15214位集成二進制同步可逆計數(shù)器位集成二進制同步可逆計數(shù)器74LS193 74LS193 Q3 Q2 Q1 Q0 (b) 邏輯功能示意圖 (a) 引腳排列圖 16 15 14 13 12 11 10 9 74LS193 1 2 3 4 5 6 7 8 VCC D0 CR CO BO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND D3 D2 D1 D0 CR CPU CPD BO CO LD CR是異步清零端，高電平有效；LD是異步置數(shù)端，低電平有效；CPU是加法計數(shù)脈沖輸入端；CPD是減法計數(shù)脈沖輸入端； D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計數(shù)器狀態(tài)輸出端； CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯(lián)時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。2022-4-1522本節(jié)小結(jié)：計數(shù)器是一種應(yīng)用十分廣泛的時序電路，除計數(shù)器是一種應(yīng)用十分廣泛的時序電路，除用于計數(shù)、分頻外，還廣泛用于數(shù)字測量、運算用于計數(shù)、分頻外，還廣泛用于數(shù)字測量、運算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算機，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可機，幾乎無所不在，是