《數(shù)字電路》復(fù)習(xí)習(xí)題部分答案

1、一、填空題 20分1、邏輯分析、邏輯設(shè)計(jì)的概念2、數(shù)字電路的分類、研究方法3、邏輯函數(shù)的表示有四種：邏輯電路圖、其中后三種之間可以相互轉(zhuǎn)換。 邏輯變量和函數(shù)只有 兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。邏輯代數(shù)有 三種基本運(yùn)算。4、邏輯代數(shù)的定理、規(guī)則的應(yīng)用（例：求反函數(shù)）5、最小/大項(xiàng)的性質(zhì)6、由真值表寫出函數(shù)表達(dá)式7、什么是功能模塊，小規(guī)模中規(guī)模設(shè)計(jì)追求的目標(biāo)8、中規(guī)模器件（編碼器，譯碼器，比較器，選擇器，加法器的（1）邏輯功能（2）輸入/出的數(shù)量關(guān)系9、觸發(fā)器的穩(wěn)態(tài)的互補(bǔ)性，分類，特性方程10、時(shí)序電路的組成，特點(diǎn)，分類11、構(gòu)造一個(gè)模N的計(jì)數(shù)器需要狀態(tài)，需要觸發(fā)器12、代碼的轉(zhuǎn)化

2、，例 （ ）8421=（ ）10=（ ）212、PLD常識(shí)概念（PLD PLA PAL GAL 及基本結(jié)構(gòu)）二、利用真值表證明函數(shù)相等（或函數(shù)化簡(jiǎn)） 10分三、分析題 30分 1、分析組合電路 2、時(shí)序電路 例題四、設(shè)計(jì)題目 40分 1、用門電路設(shè)計(jì)實(shí)現(xiàn)組合電路（15分） 2、用3-8譯碼器（輸出低電平有效）/選擇器設(shè)計(jì)實(shí)現(xiàn) （10分） 三輸入表決電路 全加器/全減器 兩位數(shù)比較器電路 優(yōu)先權(quán)判斷電路 3、時(shí)序電路的分析設(shè)計(jì)（15分） 分析設(shè)計(jì)可滿足給定的時(shí)序波形圖要求的時(shí)序電路模擬題一、填空題1、對(duì)現(xiàn)成的數(shù)字電路，研究它的邏輯功能稱為 邏輯分析 ；而 設(shè)計(jì)它的邏輯電路 稱為邏輯設(shè)計(jì)。 2、數(shù)

3、字邏輯電路可分為 組合邏輯電路 和 時(shí)序邏輯電路 兩大類。3、表示邏輯函數(shù)的方法有四種 邏輯代數(shù) 、 真值表 、卡諾圖 和邏輯圖，前三者各有特點(diǎn)，適應(yīng)于不同的場(chǎng)合，它們之間存在內(nèi)在的聯(lián)系，可相互轉(zhuǎn)換。4、邏輯變量和函數(shù)只有 “0”或“1” 兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。5、邏輯代數(shù)有 與運(yùn)算 、 或運(yùn)算 和 非運(yùn)算 三種基本運(yùn)算。6、相同變量構(gòu)成的最小項(xiàng)mi和最大項(xiàng)Mi，應(yīng)滿足= 0 ，Mi+mi= 1 。7、1983=（ 000 ）8421碼（1100110）B=（ 1010101 ）Gray8、使用小規(guī)模集成電路的邏輯設(shè)計(jì)，其設(shè)計(jì)目標(biāo)追求的是 所用的門電路越少越好 。9、采

4、用MSI器件為基礎(chǔ)的設(shè)計(jì)，主要考慮的是 所設(shè)計(jì)的電路能否滿足功能要求、可靠性要求及價(jià)格要求，盡量減少集成器件數(shù) 。10、二進(jìn)制一位全加器是實(shí)現(xiàn) 兩個(gè)一位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位求得和及向高位進(jìn)位的 邏輯功能的邏輯電路。11、邏輯函數(shù)，其反函數(shù)為。12、若邏輯函數(shù)F(A,B,C)=m(1,2,4,6) , G(A,B,C)=m(0,1,2,3,4,5,7)，則F和G相與的結(jié)果為 。13、函數(shù)的最簡(jiǎn)與或式為 AB+C+D 。時(shí)序電路是由組合電路和 存儲(chǔ)電路 兩部分組成，并形成 反饋回0路 ，它是一種在任何時(shí)刻輸出不僅取決于該電路的 當(dāng)前輸入 ，而且還與電路的 原來(lái)的狀態(tài)（過(guò)去的輸入序列）

5、有關(guān)的邏輯電路。14、 時(shí)序電路按輸出特性可分為 Mealy 型和 Moore 型。15、每個(gè)觸發(fā)器可記錄 一 位二進(jìn)制碼,因?yàn)樗?兩 個(gè)穩(wěn)態(tài)。16、T觸發(fā)器特性方程是 。17、實(shí)現(xiàn)三個(gè)兩位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有 八 個(gè)輸出函數(shù)。18、一個(gè)二進(jìn)制編碼若需要對(duì)12個(gè)輸入信號(hào)進(jìn)行編碼，則采用 四 位二進(jìn)制代碼。19、要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可用 數(shù)值比較器 電路實(shí)現(xiàn)。20、能從多個(gè)輸入端中選用一路作為輸出的電路是 數(shù)據(jù)選擇器 。21、變量輸入譯碼器，其譯碼輸出信號(hào)最多應(yīng)有 個(gè)。22、構(gòu)造一個(gè)模10的同步計(jì)數(shù)器需要 10 個(gè)狀態(tài)，至少需要 4 個(gè)觸發(fā)器。二、列真值表，說(shuō)明下面F1和F

6、2的關(guān)系 F1=ABC F1= F2=AB+C F2= （A+B+C） 三、利用卡諾圖將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)的“與或”及“或與”表達(dá)式形式。1、 2、F（A,B,C,D）=m4(0,2,7,13,15)+ d4(1,3,4,5,6,8,10) 四、分析電路的邏輯功能。1、分析組合電路的邏輯功能例：11=1=1=1W X Y Z 圖 A (MSB) B C D (LSB )2、分析下面的同步時(shí)序電路圖，要求畫出狀態(tài)轉(zhuǎn)換圖及時(shí)序波形圖。Z“1” 時(shí)鐘CP 輸入xQ1 Q1K1 J1Q0 Q0K 0 J0 &=1 五、分析、設(shè)計(jì)題1、設(shè)計(jì)一個(gè)三輸入的“多數(shù)表決電路”，要求用適當(dāng)?shù)拈T電路設(shè)計(jì)最簡(jiǎn)得邏輯電路。 2、設(shè)計(jì)一個(gè)三輸入的“優(yōu)先權(quán)判斷電路”，要求用適當(dāng)?shù)拈T電路設(shè)計(jì)最簡(jiǎn)得邏輯電路。3、設(shè)計(jì)一位二進(jìn)制數(shù)的全加器/全減器。4、設(shè)計(jì)一個(gè)組合邏輯電路，該電路輸入端接收兩個(gè)無(wú)符號(hào)二進(jìn)制數(shù)A（A=A1A0）和B（B=B1B0），當(dāng)A=B時(shí)，輸出F為1，否則F為0。