微機接口考試試題復習課

1、復習課2013.6.26第一章緒論 整機概念：計算機是由處理器、存儲器、輸入/輸出接口及三總線（數(shù)據(jù)總線DB、地址總線AB、控制總線CB）組成 數(shù)據(jù)總線為雙向三態(tài)，地址總線為單向三態(tài)，控制總線的各信號線特點各異計算機中數(shù)和編碼的表示 1）進制表示及相互之間的轉(zhuǎn)換：二進制、十進制數(shù)、十六進制數(shù) 2）有符號數(shù)的表示（原碼、反碼、補碼）及相互之間的轉(zhuǎn)換 正數(shù)的原碼、反碼和補碼相等 負數(shù)的反碼等于其原碼的符號位不變、其他位求反 負數(shù)的補碼等于其原碼的符號位不變，其他位求反后加一1.7 10000001表示無符號數(shù)，其值（ ），表示帶符號數(shù)補碼，其值（ ），表示壓縮BCD碼，其值（ ）BCD碼（Bina

2、ry Coded Decimal） 用二進制編碼表示十進制數(shù)稱為BCD碼 。一位十進制數(shù)需要用4位二進制編碼表示。例如 (0100 1001 0111 1000.0001 0100 1001)BCD ( 4 9 7 8 . 1 4 9 )D壓縮BCD碼：一個字節(jié)表示兩位十進制數(shù)非壓縮BCD碼：一個字節(jié)表示一位十進制數(shù) （使用低四位）美國國家信息交換標準代碼 ASCII碼(American Standard Code for Information Interchange)-字母、數(shù)字、符號的最普遍的編碼。它采用7位二進制數(shù)對字符進行編碼，本書的附錄A給出了常用的ASCII碼與字符對照表，其中共

3、有27=128個字符，包括94個可視字符和34個控制字條。ASCII是計算機字符編碼的國際標準。 CPURAMROMI/O接口外設ABDBCB 2 組成微機系統(tǒng)的各部分通過地址總線AB、數(shù)據(jù)總線DB和控制總線CB聯(lián)系在一起。 1 總線是計算機中各類公共信號線的集合，是計算機系統(tǒng)中各部分聯(lián)絡的規(guī)范通道。微機總線功能： 數(shù)據(jù)總線DB：裝載數(shù)據(jù)和指令代碼?？偩€寬度：總線中信號線的條數(shù)。 地址總線AB：裝載地址信號，確定被訪問的存儲單元、I/O端口。地址線的根數(shù)決定了CPU所能直接訪問的存儲空間容量。 CPU的尋址范圍 = 2n， n為地址線根數(shù) 控制總線CB：CPU向其他部件傳送控制信號，其他部件向

4、CPU傳送狀態(tài)信號和請求信號。寬度各異。 采用總線或微通道連接系統(tǒng)的各個部件。 所謂總線是一組能為多個部件共享的公共信息傳輸線路，可以分時發(fā)送與接收各部件的信息。 總線分為：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）采用總線結(jié)構(gòu)有什么優(yōu)點？ 有了總線結(jié)構(gòu)以后系統(tǒng)中各功能部件之間的相互關(guān)系變?yōu)榱烁鞴δ懿考嫦蚩偩€的單一關(guān)系。 一個部件只要符合總線標準，就可以連接到采用這種總路線標準的系統(tǒng)中，使系統(tǒng)功能得到擴展。 微機結(jié)構(gòu)的特點：微型計算機系統(tǒng)三個層次微處理器核心級在一片超大規(guī)模集成電路上，將運算器、控制器、寄存器組集成在一起，稱微處理器。微型計算機硬件系統(tǒng)級以微處理器為核心，輔以存儲器

5、（RAM、ROM)，輸入輸出接口I/O及輔助電路，通過總線與其它部件相連，構(gòu)成微型計算機。將CPU、存儲器、I/O接口、總線等集成在一片超大規(guī)模集成電路芯片上，稱為單片微型計算機，簡稱單片機。微型計算機系統(tǒng)系統(tǒng)級硬件系統(tǒng)以微型計算機為核心，配上外圍設備（輸入輸出設備）、電源 ，構(gòu)成了微型計算機系統(tǒng)硬件系統(tǒng)。軟件系統(tǒng)系統(tǒng)軟件用戶軟件微型計算機如果不配有軟件，通常稱為裸機。第二章8086微處理器成兩部分:總線接口部件BIU（Bus Interface Unit）:執(zhí)行部件EU（Execution Unit）:：取指令和執(zhí)行指令分開進行，提高了CPU處理速度。四個專用寄存器四個專用寄存器SPSP：堆

6、棧指針：堆棧指針BPBP：基址指針：基址指針：SI: SI: 源變址寄存器源變址寄存器DI:DI:目的源變址寄存器目的源變址寄存器 通用寄存器通用寄存器算術(shù)邏輯單元算術(shù)邏輯單元ALUALU：主要是加法器。大部分指令主要是加法器。大部分指令的執(zhí)行由加法器完成。的執(zhí)行由加法器完成。標志寄存器：標志寄存器：16位字利用了9位。2020位地址加法器位地址加法器四個段寄存器：四個段寄存器：CSCS、DSDS、SSSS、ESESCSCS管理代碼段管理代碼段;DS;DS管理數(shù)據(jù)段管理數(shù)據(jù)段SSSS管理堆棧段管理堆棧段;ES;ES管理附加段管理附加段. .1616位的指令指針寄存器位的指令指針寄存器IPIP：

7、IPIP中的內(nèi)容是下一條指令中的內(nèi)容是下一條指令對現(xiàn)行代碼段基地址的偏移量，對現(xiàn)行代碼段基地址的偏移量，6 6字節(jié)的指令隊列字節(jié)的指令隊列總線接口部件總線接口部件BIUBIU從內(nèi)存從內(nèi)存取指令取指令, ,取來的總是放在取來的總是放在指令隊列中指令隊列中; ;執(zhí)行部件執(zhí)行部件EUEU從指令隊列取指令從指令隊列取指令, ,并執(zhí)行。并執(zhí)行。段寄存器 段寄存器為分段尋址提供段基址，用于定位段的位置，8086設計有4個段寄存器，分別用于指向4種不同類別的段，可分別存儲指令，數(shù)據(jù)和堆棧等不同類別的數(shù)據(jù)。4個段寄存器定義為： CS（Code Segment）：保存代碼段的段基址，代碼段用于存儲程序的指令 D

8、S（Data Segment）：保存數(shù)據(jù)段的段基址，數(shù)據(jù)段用于暫存原始數(shù)據(jù)和處理后的中間結(jié)果及最終結(jié)果 SS（Stack Segment）：保存堆棧段的段基址，堆棧段用于形成堆棧區(qū) ES（Extra Segment）：保存擴展段的段基址，擴展段與數(shù)據(jù)段類似，一般情況下，數(shù)據(jù)段用于存儲局部變量，擴展段用于存儲全局變量 16位的指令指針寄存器IP： IP（Instruction Pointer）存儲代碼段內(nèi)的偏移地址，與CS一起構(gòu)成取指令所需的程序計數(shù)器。指令都不能直接修改程序計數(shù)器。20位的地址加法器 8086微處理器有20根外部地址線，但內(nèi)部總線、內(nèi)部寄存器只有16位，那么如何用16位寄存器描

9、述存儲器單元的20位地址呢（即如何形成20位地址輸出）？ 8086采用了對存儲器分段描述的方法，即將整個存儲區(qū)劃分成很多段,如圖所示。每一個存儲單元均處于某個段中，且距離該段的起始位置有一個偏移量，也就是說存儲單元可以用2個參數(shù)來描述：一是16位的段基值，一是16位的偏移量。在指令中的書寫格式為段基值：偏移量，稱為邏輯地址。其中段基址存放于16位的段寄存器中，偏移量可以根據(jù) 不同的尋址方式計算出16位有效地址EA。其20位地址的形成過程就是通過20位地址加法器自動完成。數(shù)據(jù)寄存器（AX,BX,CX,DX），一般用于存放參與運算的數(shù)據(jù)或運算的結(jié)果，每一個數(shù)據(jù)寄存器都是16位，這4個16位寄存器的

10、高、低字節(jié)可單獨作為兩個獨立的8位寄存器，分別定義為AH,BH,CH,DH和AL,BL,CL,DL。一般可作為通用寄存器使用，但在某些時候各自有專門的用途，根據(jù)其特殊用途來命名l AX（Accumulator）：累加器，主要用于加減乘除運算，輸入/輸出操作時存儲操作數(shù)、優(yōu)化移動操作l BX（Base）基址寄存器：在計算內(nèi)存地址時，常用來存放基址信息l CX（Count）：計數(shù)寄存器，在循環(huán)和串操作指令中默認為計數(shù)器l DX（Data）：數(shù)據(jù)寄存器，在寄存器尋址I/O指令中存放I/O端口的地址。在做雙字長乘、除法運算時，DX和AX合起來存放一個雙字長數(shù)（32位），其中DX放高16位。2.1.1

11、8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 四個專用寄存器 二個指針寄存器 SP （Stack pointer） ：堆棧指針寄存器，用于存儲棧頂?shù)钠频刂?，其?nèi)容與堆棧段寄存器SS的內(nèi)容相加，提供堆棧操作地址。 BP （Base pointer） ：基指針寄存器，主要用于存儲器間接尋址時存儲堆棧段的基地址，它構(gòu)成段內(nèi)偏移地址的一部分. 二個變址寄存器: SI:（Source Index）： （Source Index）：源索引寄存器，主要用于存儲器間接尋址時存儲索引地址、串操作時存儲源串偏移地址 DI: （Destination Index）：目的索引寄存器，主要用于存儲器間接尋址時存儲索引地址、串操作時

12、存儲目的串偏移地址算術(shù)邏輯單元ALU： 主要是加法器。大部分指令的執(zhí)行由加法器完成。 標志寄存器FR 標志寄存器設計為16位，實際使用9位，其中6位用以存放算術(shù)邏輯單元ALU運算后的結(jié)構(gòu)特征，稱為狀態(tài)標志；另外3位可通過人為設置，用以控制8086的3 種特定操作，稱為控制標志。通常情況下，只需要關(guān)心各狀態(tài)位的狀態(tài)，而不需要關(guān)心各狀態(tài)位在FR中的位置，因為它是8086的所有寄存器中中唯一可以位控的寄存器，也就是可以只對某一位進行操作 2.1.1 8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)D15D14D13D12D11D10D19D8D7D6D5D4D3D2D1D0OFDFIFTFSFZFAFPFCF將08H

13、和FCH兩數(shù)相加,標志CF、PF、AF、ZF、SF、OF各為何值?CF=1, PF=0, AF=1 ，ZF=0, SF=0, OF=02.1.1 8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)為有符號數(shù)為有符號數(shù)：8(4)=4，沒有溢出，沒有溢出，OF0為無符號數(shù)為無符號數(shù)：8252=258255，溢出，溢出，CF10000 1000（8）1111 1100（252）0000 01001l8086設計為提供設計為提供16位數(shù)據(jù)線，位數(shù)據(jù)線，20位地址線位地址線和若干控制線，信號總數(shù)超過和若干控制線，信號總數(shù)超過40個，因此個，因此40腳雙列直插式腳雙列直插式DIP封裝的封裝的8086采用了復用技采用了復用技術(shù)

14、。術(shù)。l復用技術(shù)包括：分時復用（即：信號線在復用技術(shù)包括：分時復用（即：信號線在一些時刻提供一種信息，在另一些時刻提供一些時刻提供一種信息，在另一些時刻提供另一種信息）和分狀態(tài)復用（即：某些信號另一種信息）和分狀態(tài)復用（即：某些信號線輸出輸出定義不同，高電平與低電平定義線輸出輸出定義不同，高電平與低電平定義不同，在不同模式下定義不同）等。不同，在不同模式下定義不同）等。8086將將地址信號與數(shù)據(jù)、狀態(tài)等信號定義在同一個地址信號與數(shù)據(jù)、狀態(tài)等信號定義在同一個引腳上，但控制地址信號與其他信號不同時引腳上，但控制地址信號與其他信號不同時出現(xiàn)在引腳。出現(xiàn)在引腳。l8086可以工作在兩種模式：最小模式和

15、最可以工作在兩種模式：最小模式和最大模式，由引腳大模式，由引腳pin33為模式檢測輸入信號為模式檢測輸入信號 ,當輸入為高電平時表示設置當輸入為高電平時表示設置8086為最小模為最小模式，當輸入為低電平時表示設置式，當輸入為低電平時表示設置8086為最大為最大模式，而引腳模式，而引腳pin24pin31對應最小模式和對應最小模式和最大模式有兩種不同的定義。最大模式有兩種不同的定義。地址地址/數(shù)據(jù)線數(shù)據(jù)線地址地址/狀態(tài)線狀態(tài)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請求可屏蔽中斷請求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號讀信號總線保持請求信號

16、總線保持請求信號總線保持響應信號總線保持響應信號寫信號寫信號存儲器存儲器/IO控制信號控制信號M/IO=1,選中存儲器選中存儲器M/IO=0,選中選中IO接口接口數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收信號接收信號DT/R=1,發(fā)送發(fā)送DT/R=0,接收接收數(shù)據(jù)允許信號數(shù)據(jù)允許信號地址允許信號地址允許信號中斷響應信號中斷響應信號測試信號測試信號:執(zhí)行執(zhí)行WAIT指令，指令，CPU處于空轉(zhuǎn)等待處于空轉(zhuǎn)等待; TEST有效時有效時,結(jié)束等待狀態(tài)。結(jié)束等待狀態(tài)。準備好信號準備好信號:表示內(nèi)存表示內(nèi)存或或I/O設備準備好，設備準備好，可以進行數(shù)據(jù)傳輸。可以進行數(shù)據(jù)傳輸。復位信號復位信號執(zhí)行一條指令的時間 CPU從存儲器

17、或I/O端口讀寫一個字節(jié)（字）的時間。CPU的基本時間單位。一個基本時鐘周期又稱T狀態(tài)。第三章 8086指令系統(tǒng) 8086結(jié)構(gòu)的基本數(shù)據(jù)類型 字節(jié)：8位 字：16位，2個字節(jié) 雙字：32位，4個字節(jié) 四字：64位，8個字節(jié)（80486CPU引入） 雙四字：128位，16個字節(jié)（Pentium III) 數(shù)據(jù)在內(nèi)存中的字節(jié)順序 8086多字節(jié)數(shù)據(jù)的存放原則是低位字節(jié)在低端地址，高位字節(jié)在高端地址。 而最低地址就是操作數(shù)的地址。 3.3 8086的操作數(shù)的尋址方式 尋址 根據(jù)指令內(nèi)容確定操作數(shù)地址的過程，稱為尋址。 有效地址 根據(jù)尋址方式計算所得到的地址叫做有效地址EA，也就是段內(nèi)偏移地址。有效地

18、址還需要與相應的段基地址組合才是20位的物理地址，該工作由CPU完成。 尋址方式在兩種方式下被涉及： 操作數(shù)的尋址方式和對調(diào)用或轉(zhuǎn)移指令的尋址方式。8086的數(shù)據(jù)尋址方式包括：1）隱含尋址方式，即指令中隱含規(guī)定了操作數(shù)所在位置。如乘法指令MUL BL 中隱含規(guī)定了 一個乘數(shù)在AL中，另一個乘數(shù)由指令給出在BL中，乘積存入AX中2)數(shù)據(jù)型操作數(shù)尋址方式，包括：立即數(shù)尋址操作數(shù)在指令中寄存器尋址操作數(shù)在寄存器R中直接尋址寄存器間接尋址基址尋址和變址尋址基址變址尋址串操作尋址I/O端口尋址操作數(shù)在I/O中3）目標地址尋址方式，包括：相對程序?qū)ぶ?，直接程序?qū)ぶ?，間接程序?qū)ぶ凡僮鲾?shù)在存儲器M中3.3.3

19、 存儲器操作數(shù)尋址方式操作數(shù)在存儲器中，則需用邏輯地址描述操作數(shù)所在位置，也就是需要用段基值：偏移量段基值：偏移量來描述操作數(shù)。其中段基值存入段寄存器，偏移量用有效址EA描述。一般指令的操作類型不同，段基址與偏移地址的來源也不同，下表為不同操作的物理地址來源操作類型操作類型段基址段基址偏移地址偏移地址正常來源其他來源取指令CS 無IP堆棧操作SS無SP串操作源地址DS CS，SS，ESSI串操作目的地址ES無DI用BP間接尋址SSCS，SS，ES有效地址EA一般數(shù)據(jù)存?。ǚ荁P）DSCS，SS，ES有效地址EA3.3.4 I/O端口尋址 8086采用獨立編址的I/O端口，用專門的輸入/輸出指令

20、（IN,OUT）對I/O端口進行操作，其尋址個數(shù)：最多可達216=65536個。 直接尋址，地址編號中斷入口地址 ；3中斷服務階段（1）保護現(xiàn)場，各寄存器入棧（2）CPU開放中斷，實現(xiàn)中斷嵌套（3）中斷服務程序，執(zhí)行輸入/輸出或事件處理（4）CPU關(guān)中斷，為恢復現(xiàn)場作準備（5）恢復現(xiàn)場，各寄存器出棧4中斷返回IRET指令后，斷點恢復 (IP,CS,FLAG依次出棧) 第8章 定時/計數(shù)技術(shù)8.1 定時基本概念8.2 可編程計數(shù)器/定時器82538.3 8253應用舉例 8.3.1 計數(shù)器/定時器 8253的初始化 8.3.2 時鐘程序本章小結(jié)本章習題8.2.1 8253外部特性與內(nèi)部編程結(jié)構(gòu)外

21、部特性與內(nèi)部編程結(jié)構(gòu) 計數(shù)器/定時器8253特點 三個獨立16位計數(shù)器 6種工作方式 二進制計數(shù)與BCD碼計數(shù)：在二進制時，寫入初值的范圍為0000HFFFFH，其中0000H為最大值，代表65536；在BCD碼計數(shù)時，寫入初值范圍為00009999，其中0000代表最大值10000 單一5V供電 最高計數(shù)速率2.6Mhz(8253),8Mhz(8254) 片內(nèi)尋址 A1 A0= 00、01、10、11 對應：通道0、1、2和控制口地址 3.計數(shù)器/定時器的工作特點 1）門脈沖GATE控制時鐘輸入； 2）用門脈沖來重新啟動計數(shù)； 3）用門脈沖停止計數(shù)； 4）單一計數(shù)； 5）循環(huán)計數(shù).計數(shù)初值計

22、數(shù)初值n =時鐘頻率fc/輸出頻率fout =定時時間Tout/時鐘脈沖周期Tc5.編程命令方式命令字對8253初始化方式命令字的格式 8.2.2 8253控制字格式控制字格式 SC1 SC0 RW1 RW0 M2 M1 M0 BCD 1-計數(shù)值為計數(shù)值為BCD碼格式碼格式0-計數(shù)值為二進制格式計數(shù)值為二進制格式M2 M1 M0 模式選模式選擇擇 0 0 0 模式模式0 0 0 1 模式模式1 / 1 0 模式模式2 / 1 1 模式模式3 1 0 0 模式模式4 1 0 1 模式模式50 0-對計數(shù)器進行鎖對計數(shù)器進行鎖存存0 1-只讀只讀/寫低寫低8位字節(jié)位字節(jié) 1 0-只讀只讀/寫高寫高

23、8位字節(jié)位字節(jié)1 1-先讀先讀/寫低寫低8位字節(jié)位字節(jié), 再讀再讀/寫高寫高8位字位字節(jié)節(jié).0 0-選計數(shù)器選計數(shù)器00 1-選計數(shù)器選計數(shù)器11 0-選計數(shù)器選計數(shù)器21 1-無意義無意義 8.2.3 8253的工作模式的工作模式 方式0計數(shù)結(jié)束產(chǎn)生中斷 一次定時或計數(shù),重寫初值,啟動新一輪的計數(shù) 方式1可編程的單脈沖(單穩(wěn))觸發(fā)器 GATE邊沿觸發(fā),啟動新一輪計數(shù) 方式2分頻器(速度波發(fā)生器) 具有計數(shù)初值重裝能力 方式3方波發(fā)生器 具有計數(shù)初值重裝能力 方式4軟件觸發(fā)的選通信號發(fā)生器 一次定時,重寫初值,啟動新一輪的計數(shù) 方式5硬件觸發(fā)的選通信號發(fā)生器 GATE邊沿觸發(fā)新一輪計數(shù) 8255A是INTER系列的并行接口芯片。它是可編程的，可以通過軟件來設置芯片的工作方式。一、8255A的特點 1.具有3個并行8位數(shù)據(jù)端口A、B、C 2. A口有3種工作模式，B口有2種工作模式，C口只有1種工作模式 3.每個端口帶輸入帶緩沖寄存器和輸出帶鎖存寄存器