數(shù)字電子技術(shù)復(fù)習(xí)題

1、、填空題1 .二進(jìn)制數(shù)對(duì)應(yīng)的十六進(jìn)制數(shù)為BF ,十進(jìn)制數(shù)為 191。2 . 8421BCD碼中的1000代表十進(jìn)制數(shù)的 8。3 .邏輯函數(shù)F A B CD的非函數(shù)F=AB C D。4 . TTL三態(tài)輸出門電路有 低電平 、高電平 、 高阻 三種狀態(tài)。5 .漏極開路（OD）門工作時(shí)必須外接電壓 和 電阻 ，多個(gè)OD門輸出端并聯(lián)到一起可實(shí)現(xiàn) 線與 功能。6 .鎖存器是一種對(duì)脈沖電平 敏感的存儲(chǔ)單元電路,而觸發(fā)器是一種對(duì)脈沖邊沿 敏感的存儲(chǔ)電路。7 .觸發(fā)器有兩個(gè)穩(wěn)態(tài),存儲(chǔ)8位二進(jìn)制信息要 8個(gè)觸發(fā)器。1nn8 . J-K觸發(fā)器的特性方程為：Q JQ KQ 。9 . （.1011）2 = （ ）8

2、= （ ）16。10 . 5421BCD碼中的1001代表十進(jìn)制數(shù)中的 6。11 .已知邏輯函數(shù)的對(duì)偶式為 AB+CD BC,則它的原函數(shù)為 A B （C D）（B C）。12 . T觸發(fā)器的特性方程為：Qn1 向TQn。13 .集電極開路（OC）門工作時(shí)必須外接電壓 和電阻,多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)線與 功能。14 . 一個(gè)基本SR鎖存器在正常工作時(shí)，不允許輸入R=S=0的信號(hào)，因此它的約束條件是R S 1或R飛 0。15鎖存器 是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路,而 觸發(fā)器 是一種對(duì)脈沖邊沿敏感的存儲(chǔ)電 路。16.已知邏輯函數(shù)的非函數(shù)為 A B CD ,則它的原函數(shù)為 AB C D

3、 o二、單項(xiàng)選擇題1 .下列信號(hào)中，（B ）是數(shù)字信號(hào)。A.交流電壓 B .開關(guān)狀態(tài) C .交通燈狀態(tài) D .無線電載波2 .以下代碼中為無權(quán)碼的為（ B ）。A. 8421BCD B ,格雷碼 C . 2421BCM D . 5421BCD3 .以下門電路中常用于總線傳輸?shù)臑椋?A ）。A.三態(tài)（TSL）門B .集電極開路（OC）門C.漏極開路（OD）門D . CMOSf非門4 .下列電路中，不屬于組合邏輯電路的是（ C ）。A.譯碼器 B.全加器 C.寄存器 D. 編碼器5 .對(duì)于T觸發(fā)器，欲使新態(tài) Qn+1=Qn ,應(yīng)使輸入T= （ C ）。A. 0B . Q C . 1 D . Q6

4、.對(duì)于D觸發(fā)器，若D=Q,則可完成（D ）觸發(fā)器的邏輯功能。 _ _ 'A. SR B. JK C. T D. T7 .把一個(gè)二進(jìn)制計(jì)數(shù)器與一個(gè)九進(jìn)制計(jì)數(shù)器串聯(lián)可得到（ D ）進(jìn)制計(jì)數(shù)器。A. 2 B. 11 C. 9 D. 188 . 一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，由 00000狀態(tài)開始，問經(jīng)過170個(gè)輸入脈沖后，此 計(jì)數(shù)器的狀態(tài)為A） 00111 B ） 00101 C ） 01000 D ） 010109 .下列信號(hào)中，（B ）是數(shù)字信號(hào)。A.交流電壓 B .開關(guān)狀態(tài) C .交通燈狀態(tài) D .無線電載波10 .十進(jìn)制數(shù)24用8421BCD碼表示為（B ）。A. 10 100 B ,

5、 0010 0100 C , 100100 D , 1010011 .以下門電路中常用于總線傳輸?shù)臑椋?A ）。A.三態(tài)（TSL）門B .集電極開路（OC）門C.漏極開路（OD）門D . CMOSf非門12 .下列電路中，不屬于組合邏輯電路的是（ C ）。A譯碼器 B 全加器 C 寄存器 D 編碼器13 . N個(gè)觸發(fā)器可以構(gòu)成能寄存（ B ）位二進(jìn)制數(shù)碼的寄存器。A. N-1B , N C , N+1D . 2N14 .對(duì)于JK觸發(fā)器，欲使新態(tài) Q+1=Qn,應(yīng)使輸入J=K= （ C ）。A. 0B . Q C . 1 D . Q15 .若要設(shè)計(jì)一個(gè)脈沖序列為10的序列脈沖發(fā)生器，應(yīng)選用（ D

6、 ）個(gè)觸發(fā)器。A. 2B .3 C . 4 D . 1016 . 一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，由00000狀態(tài)開始，問經(jīng)過172個(gè)輸入脈沖后，此 計(jì)數(shù)器的狀態(tài)為-A） 00111 B ） 00101 C ） 01000 D ） 01100三、判斷題（正確打，錯(cuò)誤的打X）1 .數(shù)字電路中用“ 1”和“0”分別表示兩種狀態(tài)，二者無大小之分。 （V）2 .優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（X ）3 .由邏輯門構(gòu)成的電路一定是組合邏輯電路。（X ）4 .時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為同步時(shí)序電路和異步時(shí)序電路。（V ）5 .由或非門構(gòu)成的基本 SR鎖存器

7、，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。（X ）6 .觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)：Q=1稱為“ 1"狀態(tài)；Q=0稱為“ 0”狀態(tài)。（， ）7 .對(duì)JK觸發(fā)器，在時(shí)鐘信號(hào) CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（X ）8 .二進(jìn)制異步加計(jì)數(shù)器若用上升沿觸發(fā)的D觸發(fā)器組成，則應(yīng)將低位觸發(fā)器的 Q端與相鄰高一位觸發(fā)器的時(shí)鐘信號(hào) cp相連。（V）9 .若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（V ）10 .邏輯函數(shù)F=A+B+CD的反函數(shù)F =AB （C+D）。（ V ）11 .用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（X ）12 .編碼與譯碼是互逆的過程。（V ）13 .格雷碼具

8、有任何相鄰碼只有一位碼元不同的特性。（V ）14 .用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（X ）15 . 一個(gè)最簡(jiǎn)的邏輯電路設(shè)計(jì)方案就是一個(gè)最佳的方案。（，）16 .二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（V ）17 . S硼存器的約束條件 RS=0表示不允許出現(xiàn) R=S=1的輸入。（V ）18 .觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)：Q=1稱為“1"狀態(tài)；Q=0稱為“0”狀態(tài)。（V ）19 .若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令 T=A。（ x ）20 .二進(jìn)制異步加計(jì)數(shù)器若用下降沿觸發(fā)的D觸發(fā)器組成，則應(yīng)將低位觸發(fā)器的Q端與

9、相鄰高一位觸發(fā)器的時(shí)鐘信號(hào) CP相連。（x ）21 .若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（X ）22 .編碼與譯碼是互逆的過程。（V ）23 .邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（V ）24 . D觸發(fā)器的特性方程為 Qn + 1 = D,與Qn無關(guān)，所以它沒有記憶功能。（X ） 四、化簡(jiǎn)題1 .用卡諾圖化簡(jiǎn)法化簡(jiǎn)邏輯函數(shù)L（A R C D）=Z2m025,7,8,10,13,15），寫出其最簡(jiǎn)與-或表達(dá)式及最簡(jiǎn)或-與表達(dá)式。解：（1）由L畫出卡諾圖，如下圖所示。3'（2）畫包圍圈合并最小項(xiàng)，得最簡(jiǎn)與-或表達(dá)式L BD BD3，

10、I)由最簡(jiǎn)與-或表達(dá)式，可得最簡(jiǎn)或-與表達(dá)式為L(zhǎng) BD BD BDBD(B D)(B D)2'2 .分別用卡諾圖法的圈“ 1”法和圈“ 0”法化簡(jiǎn)下列邏輯函數(shù)：L(A B C, D)4 n(0 3,5 11,13 15)解：由L畫出卡諾圖，如圖題(a)所示。 2'(1)用圈“1”法化簡(jiǎn)，如圖題(b)所示，可得L B C D3'(2)用圈“0”法化簡(jiǎn)，如圖題(c)所示，可得L BCD對(duì)L求非L BCD B C D3，兩種方法化簡(jiǎn)結(jié)果相同。(a)(c)圖題2'2'4',在譯碼器五、分析設(shè)計(jì)題1 .試用一片74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)實(shí)現(xiàn)函數(shù)L

11、 ABC ACD。,一 ' _ _ _ '解：邏輯表達(dá)式可以化為 L A BC CD ,令L BC CD , L A L則L BCD BCD BCD BCD m4 m5 m3 n m4 m5 m3 m7Y4 %宣則將B C D分別接74HC138的地址輸入端 A、Ai、A 將A接74HC138的使能輸入端輸出端加一個(gè)與非門，即可實(shí)現(xiàn)邏輯函數(shù)L,邏輯圖如圖題所示。E3E2EiYo YiY2Y3Y4Y5Y6Y774HC1384'2 .試分析圖題所示邏輯電路的功能。圖題解：(1)根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式S A BCi 12'Ci (A B)Ci 1AB AB

12、 (A B)Ci 12(2)列寫真值表ABC-1SC0000000110010100110110010101011100111111(3)確定邏輯功能由真值表可知，該組合邏輯電路完成的是一位全加器的功能，S是和，C是向高位的進(jìn)位。3 .分析圖題所示時(shí)序電路：(1)試問它為同步時(shí)序電路還是異步時(shí)序電路?(2)請(qǐng)畫出其狀態(tài)表和狀態(tài)圖。AYCPFFi圖題2'解：(1)該電路是由兩個(gè) T觸發(fā)器組成的同步時(shí)序電路。(2)根據(jù)電路列出三個(gè)方程組輸出方程組:激勵(lì)方程組:Y=AQQT0=AT尸AQ狀態(tài)方程組:將激勵(lì)方程組代入 T觸發(fā)器的特性方程Qn 1 TQn TQn TQn 得A Q0n(AQo)Q

13、in2'根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表(SQS/司彳10 00 07001/00 10 1 /O1 fl/Ot 01 0/011/01111/0畫出狀態(tài)圖3'3'4 .試用74LVC161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)10011111。解：由題意可知，該計(jì)數(shù)器共有 7個(gè)狀態(tài)，為7進(jìn)制計(jì)數(shù)器。2'由于74LVC161為具有異步清零和同步置數(shù)功能的集成計(jì)數(shù)器，根據(jù)題意可采用同步置數(shù)法來設(shè)計(jì)該計(jì)數(shù)器，其邏輯電路圖如下。3'10 0CE 74LVC1615'5 .試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)L ABC ABC AB。 解：

14、把所給的函數(shù)式變換成最小項(xiàng)表達(dá)式L ABC ABC AB(C C) ABC ABC ABC ABC2，將上式變換成如下形式L m)3口3 m5D5 m6D6 mD7顯然，上式中C3、C5、C6、D7都應(yīng)該等于1,而式中沒有出現(xiàn)的最小項(xiàng) no、m、m、m都應(yīng)該等于0,并將使能端接低電平。4'由此可畫出其邏輯電路圖，如圖題所示。4'74HC151圖題6.分析圖題所示組合邏輯電路的邏輯功能。BC圖題解：(1)根據(jù)邏輯電路可寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。X AY AB Ab AB Ab 6， z ac Ac ac Ac(2)列寫真值表，如下表所示。2'真值表ABc

15、YYz00000000100r i01001n011011t00111I0111_JL11010111110V(3)確定邏輯功能。分析真值表可知，輸出最高位X與輸入最高位 A相同。當(dāng)A為0時(shí)，輸出Y、Z分別與對(duì)應(yīng)的輸入 B、C相同；而當(dāng)A為1時(shí)，輸出Y、Z分別由對(duì)應(yīng)的輸入 B C取反。因此, 這個(gè)電路邏輯功能是對(duì)輸入的二進(jìn)制碼求反碼。最高位為符號(hào)位, 反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的2'7 .分析圖題所示時(shí)序電路:(2)請(qǐng)畫出其狀態(tài)表和狀態(tài)圖。CP1D1D>C1>C1ff°Q1乙>C1-FF71DQ2Zo

16、Z2試問它為同步時(shí)序電路還是異步時(shí)序電路?解:(2) a)根據(jù)電路列出邏輯方程組:3'圖題(1)由于邏輯圖中各觸發(fā)器使用共同的時(shí)鐘cp故它是同步時(shí)序邏輯電路。輸出方程組:Z0=Q, Z產(chǎn)Q, Z2=Q2激勵(lì)方程組:DoD1D2n nQ1Q0QnQ；將激勵(lì)方程代入D觸發(fā)器的特性方程Qn,得狀態(tài)方程b)列出狀態(tài)轉(zhuǎn)換表3'Q01Q1nQ；D1D2n nQ1Q0QonQ1n根據(jù)狀態(tài)方程，可列出狀態(tài)轉(zhuǎn)換表如下。a00000100101001010ft0111 1 010000110101 01 101001111 1 0c）畫出狀態(tài)轉(zhuǎn)換圖3'根據(jù)狀態(tài)表，可畫出其狀態(tài)圖如下。8 .試用74LVC161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)00101000。解：74LVC16