芯片封裝原理及分類

1、qja 結(jié)-空氣熱阻 qja 最早也是最常用的標(biāo)準(zhǔn)之一 定義標(biāo)準(zhǔn)由文件 JESD51-2給出 Ta = 環(huán)境空氣溫度, 取點(diǎn)為 JEDEC組織定義的特定空箱中特定點(diǎn) (Still-Air Test) 芯片下印制板可為高傳導(dǎo)能力的四層板(2S2P)或低傳導(dǎo)能力的一層板之任一種 (1S0P)PTTajjaqqjma 結(jié)-移動空氣熱阻 qjma 空氣流速范圍為 0-1000 LFM 定義標(biāo)準(zhǔn)由文件 JESD51-6給出 Ta = 空氣溫度，取點(diǎn)為風(fēng)洞上流溫度 印制板朝向?yàn)橹卮笥绊懸蛩豍TTajjmaqN qjc 從結(jié)點(diǎn)到封裝外表面(殼)的熱阻，外表面殼取點(diǎn)盡量靠近Die安裝區(qū)域qjc 結(jié)殼熱阻jcj

2、cTTPqDie SubstratePCBJunctionCase qjb 從結(jié)點(diǎn)至印制板的熱阻 定義標(biāo)準(zhǔn)由文件 JESD51-8給出qjb 結(jié)板熱阻PTTbjjbq 嚴(yán)格地講，Theta-JB不僅僅反映了芯片的內(nèi)熱阻，同時(shí)也反映了部份環(huán)境熱阻，如印制板。正因如些， Theta-JB相對于其它熱阻而言，雖然JEDEC組織在99年就發(fā)布了它的熱阻定義方式，但是芯片供應(yīng)商采用較慢。 部份傳熱路徑嚴(yán)重不對稱芯片，如TO-263目前尚無該熱阻的定義標(biāo)準(zhǔn) qjx 試圖采用簡單的熱阻表示復(fù)雜的芯片傳熱現(xiàn)象 芯片內(nèi)部的熱傳現(xiàn)象非常復(fù)雜，無法使用熱阻來完美表示； 熱阻qjx 無法用于準(zhǔn)確預(yù)測芯片的溫度，只能提

3、供定性的熱性能對比； 如需準(zhǔn)確預(yù)測特定工況下芯片的溫度，我們需要其它的方法qjx 使用的局限性Convection/RadiationConvection/RadiationConductionConvectionConductionRadiationConductionJunctionXjx芯片的詳細(xì)模型 建立所有芯片內(nèi)部所有影響傳熱的結(jié)構(gòu)Die硅或砷化鎵材料，表面有發(fā)熱集成電路通常為環(huán)氧樹脂，厚為1-2milDie Attach銅制，用于加強(qiáng)傳熱或其它目地Die Flag/Die PadEncapsulant通常為環(huán)氧樹脂材料金或鋁制，數(shù)目等同于外面管腳數(shù)Bond WiresSolder

4、Balls通常材料為錫鉛合金95Pb/5Sn 或37Pb/63Sn. 銅或鋁42合金制Leadframes Substrate通常由BTFR4制成(塑料芯片)；或氧化鋁制成(陶瓷芯片)熱阻網(wǎng)絡(luò)模型-DELPHI模型DEvelopment of Libraries of PHysical models for an Integrated design environment DELPHI 項(xiàng)目：從1993年到1996年，由歐盟資助，F(xiàn)lomerics公司負(fù)責(zé)協(xié)調(diào)，Alcatel Bell 、Alcatel Espace 、Philips CFT 、Thomson CSF 、Flomerics 、

5、NMRC 等公司合作，旨在開發(fā)芯片的簡化熱模型的精確表示方法。 PROFIT項(xiàng)目：同樣由歐盟資助，由Philips公司負(fù)責(zé)協(xié)調(diào)，F(xiàn)lomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作，旨在開發(fā)芯片熱模型的快速建立方法。項(xiàng)目產(chǎn)生了一系列成果，如芯片的熱阻網(wǎng)絡(luò)模型DELPHI標(biāo)準(zhǔn)、JEDEC組織認(rèn)證的唯一熱模型庫FLOPACK、芯片熱應(yīng)力分析工具Flo/stress等。 PRediction OF temperature gradients Influencing The quality of electronic productsPROFIT

6、項(xiàng)目項(xiàng)目DELPHI項(xiàng)目項(xiàng)目DELPHI模型生成原理建立詳細(xì)模型標(biāo)準(zhǔn)實(shí)驗(yàn)驗(yàn)證誤差估計(jì)在規(guī)定的種邊界條件下批處理進(jìn)行詳細(xì)模型計(jì)算封裝參數(shù)(結(jié)構(gòu)、材料參數(shù))根據(jù)各種封裝特點(diǎn)離散出各種熱阻網(wǎng)絡(luò)拓樸結(jié)構(gòu)詳細(xì)模型發(fā)布發(fā)布簡化模型多種邊界條件可以表示自然對流、強(qiáng)迫對流、散熱器等多種環(huán)境根據(jù)各熱阻節(jié)點(diǎn)的溫度值優(yōu)化得出具有最小誤差的熱阻值DELPHI項(xiàng)目組定義了99種邊界條件；Flopack應(yīng)用了44種或88種PBGA封裝模型的建立PBGA封裝特點(diǎn)? 有機(jī)基片Organic substrate 使用焊球(Solder balls)作為二級互聯(lián)主要應(yīng)用: ASICs, 內(nèi)存, 圖形顯示,芯片組,通訊等.PBGA

7、封裝優(yōu)缺點(diǎn)? I/O密度高； 基片材BT具有較好的電性能； 加工工藝類似PCB板，成本低廉 非氣密封裝,不適合于長時(shí)工作的芯片或軍用芯片 Die與基片(Substrate)間的CTE不匹配 如功耗大于2W，則可能需要加強(qiáng)散熱手段主要類型的PBGA封裝Wire-Bonded PBGA (Die-up)BT DielectricThermal ViasSolder Balls (37Pb/63Sn)Epoxy-based EncapsulantSilicon DieDie Attach & Solder MaskGold Bond WiresCu TracesPower & Ground Plan

8、esBottom SpreaderDie FlagSignal Vias最主流的PBGA封裝，相對成熟的加工技術(shù)，可處理5W以上熱耗。主要類型的PBGA封裝Fine-Pitch BGADie Attach &Solder MaskBond WiresSubstrateDie由die-up PBGA變化而來 別名: FSBGA, ChipArrayTM 焊球間隙較小 可歸類為 Near-CSP 建模也較困難 焊球間隙典型值為1mm，0.8mm，0.65mm，0.5mm，0.4mm 經(jīng)常缺少明顯可見，比Die尺寸大的Die Pad，因?yàn)镈ie大小與封裝大小相近 基片(substrate)中每個(gè)信號

9、過孔都必須單獨(dú)建出； 在FLOPACK中，別名ChipArrayTM主要類型的PBGA封裝SpreaderDieDie AttachStiffener RingOrganic Substrate with TracesEncapsulantSolder BallsBond WiresAdhesiveSignal ViasDie-down PBGA 1) 最常見的Die-down PBGA芯片為Amkor 公司的SuperBGATM ,但是 SuperBGA中無上圖結(jié)構(gòu)中的加強(qiáng)環(huán)(Stiffener Ring)，2) Spreader(銅合金)可直接與散熱器相連，良好的散熱性能，可處理功耗8-1

10、0W3) 如無加強(qiáng)環(huán)(Stiffener Ring)，則塑料基片與Spreader直接相連。主要類型的PBGA封裝Flip-Chip PBGA 1) 因電氣性能良好，應(yīng)用越來越廣泛2)因布線考慮，很難在Die下方布熱過孔，故信號過孔會對散熱有較大影響3) 基片(substrate)復(fù)雜，一般中間層為BT層，兩邊另附有其它層。DieFlip-Chip BumpsUnderfillCore ViasBuild-up MicroviasCoreBuild-up主要類型的PBGA封裝Flip-Chip PBGA的散熱加強(qiáng)手段Metal Cap Metal Lid Lid Attach 建模時(shí)需特別注意

11、Cap/Lid Attach的厚度與材質(zhì)，因?yàn)樵擃愋酒囊话爿^大，主要熱阻的組成部分之一Attach即使有較小的誤差，也會引起結(jié)溫和熱阻值Theta-JC估計(jì)較大的誤差。Metal Cap與Lid可能由鋁與銅制 主要應(yīng)用：高功耗處理器，軍事用芯片 主要分為：1)Flip-Chip 2)BondWireCBGA封裝模型的建立主要類型的CBGA封裝Solder balls (typically 90Pb/10Sn)Epoxy encapsulantCeramic substrate(usually Alumina) Silicon DieDie attachTraces(Tungsten or

12、Molybdenum)Wire-Bonded CBGA主要類型的CBGA封裝Flip-Chip CBGA DieUnderfill (typicallyepoxy based)Ceramic substrate(Typically Alumina)Solder Balls (typically 90Pb/10Sn)Traces(Tungsten or Molybdenum)Flip-chip layerBare-DieMetal CapAdhesiveCaped Plastic Quad Flat Pack (thin version called TQFP) 常用于邏輯芯片, ASIC芯片,

13、 顯示芯片等 封裝外管腳(Lead), 表面貼裝Plastic EncapsulantExternal leadframe (gull-wing leads)PQFP封裝模型的建立PQFP封裝模型的建立截面結(jié)構(gòu)圖Epoxy overmoldCu / Alloy 42 leadframeAu bond wireCu / Alloy 42 tie barsCu / Alloy 42 die flagPQFP封裝優(yōu)缺點(diǎn)? 成熟的封裝類型，可采用傳統(tǒng)的加工方法； 成本低廉； 適用于中低功耗且中等數(shù)目I/O(50-300)， 熱阻高，不采用Heatslug等附加散熱手段的條件下功耗很難突破2W 管腳間距

14、難以做得過小(難于小于0.4mm)，相對于BGA封裝I/O 數(shù)目少 無散熱器時(shí)的主要散熱路徑 The die and the die flag The leadframe The boardNPQFP封裝模型的建立Thermal grease注意：在注意：在Lead數(shù)目較多的情況下，數(shù)目較多的情況下，Bondwires的傳熱份額可能高達(dá)的傳熱份額可能高達(dá)15%，但是在熱測試芯片中，由于但是在熱測試芯片中，由于Bondwires數(shù)目較少，忽略了這部分熱量數(shù)目較少，忽略了這部分熱量注意：一部分熱量由芯片傳至散熱器上，注意：一部分熱量由芯片傳至散熱器上，又有可能重新傳遞回芯片上又有可能重新傳遞回芯片

15、上 Small Outline Package Low profile version known as Thin Small Outline Package (TSOP) 類似于 PQFP, 只是只有兩邊有管腳 廣泛應(yīng)用于內(nèi)存芯片 常見的類型- 常規(guī)- Lead-on-ChipSOP/TSOP封裝模型的建立SOP/TSOP封裝模型的建立 部分芯片建模時(shí)可將各邊管腳統(tǒng)一建立； 管腳數(shù)較小應(yīng)將各管腳單獨(dú)建出. fused lead一定要單獨(dú)建出 Tie bars 一般可以忽略.Bond WiresDieDie FlagLeadframe常規(guī)DieBond WiresEncapsulantInsu

16、lationLeadframeLead-on-ChipQFN封裝模型的建立Thermal Vias in PCBThermal Land in PCBDieDie Attach PadExposed PadLeads (Internal)SolderPCBMold主要用于替換引腳數(shù)小于80的引線裝芯片 (主要是 TSOP and TSSOP) 尺寸較小，同時(shí)相對于TSOP/TSSOP散熱性能好Theta-JA 通常只有 TSSOP芯片的一半左右 主要傳熱路徑：Die Die Attach Pad Exposed Pad PCB次要傳熱路徑：Lead(最好各個(gè)管腳單獨(dú)建出)PCB板下(Expos

17、ed Pad下方)通常添加熱過孔以加強(qiáng)散熱CSP封裝模型的建立 封裝相對于Die尺寸不大于20% 主要應(yīng)用于內(nèi)存芯片，應(yīng)用越來越廣泛 尺寸小，同時(shí)由于信號傳輸距離短，電氣性能好 種類超過 40 種 如封裝尺寸相對于Die，大于20%但接近20%，則稱為 Near-CSPMicro-BGATM封裝模型的建立為早期的一種 CSP 設(shè)計(jì)常用于閃存芯片Traces 排布于聚酰亞胺的tape 層Die與Tape之間有專用的Elastomer采用引腳Lead將電信號由die傳遞至 traces焊球可較隨意排布Die 可放在中心，也可以偏置主要傳熱路徑： Die - elastomer - solder b

18、alls - boardLead傳導(dǎo)熱量較少,很多情況下可忽略Elastomer導(dǎo)熱能力差，為主要的散熱瓶頸焊球要求單獨(dú)建出Tape中Trace的傳導(dǎo)較少,但是不能忽略Solder Ball也夠成相對較小的熱阻(相對于Elastomer)DieEncapsulantElastomerLeadsTape & TracesSolder Balls其它的 CSP芯片 Fine-Pitch BGA (ChipArrayTM, FSBGA) 類擬于PBGA, 更焊球間距更小 Fan-in traces 所有的過孔都必須單獨(dú)建出 MicroStarTM / FlexBGATM 類擬于 ChipArray, 但基片材料為tape 而非 BT堆棧封裝(Stacked Packages)模型的建立Stacked TSOPmZ-Ball StackTM 開始應(yīng)用于內(nèi)存領(lǐng)域 (stacked TSOP) 近來應(yīng)用到了面陣列封裝領(lǐng)域堆棧裸片封裝(Stacked-Die Packages)的建模 別名 SiP (System in Package) 通常堆棧2-4層裸片 目前也在研發(fā)6層或更多數(shù)目的堆棧裸片 當(dāng)所有的功能難以集中在單片裸片中時(shí)應(yīng)用 常見的應(yīng)用: Flash/SRAM, ASIC/Memory, Memory/Logic, Analog/Logic In are